期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
利用高速并行BCD数减法实现等精度数字频率计的设计
被引量：
4
1
作者
杨君
夏双志
+1 位作者
钱照华
陈连康
《电测与仪表》
北大核心
2005年第10期27-29,16,共4页
利用Altera公司的FPGAA(CEX1KEP1K30TC144-3)器件为主控器。在软件上,采用VHDL硬件描述语言编程及并行BCD数减法实现BCD数除法的实现方法,极大地减少了硬件资源的占用。与单片机为主控器的频率计相比,软件设计语言灵活,硬件更简单,速度...
利用Altera公司的FPGAA(CEX1KEP1K30TC144-3)器件为主控器。在软件上,采用VHDL硬件描述语言编程及并行BCD数减法实现BCD数除法的实现方法,极大地减少了硬件资源的占用。与单片机为主控器的频率计相比,软件设计语言灵活,硬件更简单,速度更快。实践证明,利用FPGA设计较复杂的数字系统,电路性能可靠,设计的周期较短,可移植性好,具有很强的实用性。该系统在1Hz～60MHz范围内,测量精度在全域范围内相对误差恒为十万分之一。
展开更多
关键词
等精度数字频率计
BCD数减法
BCD数除法
FPGA
在线阅读
下载PDF
职称材料
基于CPLD和单片机的等精度数字频率计设计
被引量：
8
2
作者
李莉
熊晶
《现代电子技术》
北大核心
2015年第10期118-120,123,共4页
根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重...
根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在CPLD中完成;频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+PlusⅡ,单片机部分的仿真使用Protues软件。测试结果表明,待测频率在1 Hz^10 MHz范围内,频率计测量精度高,稳定性好。
展开更多
关键词
相位重合点理论
CPLD
等精度数字频率计
Max+Plus
Ⅱ
在线阅读
下载PDF
职称材料
题名
利用高速并行BCD数减法实现等精度数字频率计的设计
被引量：
4
1
作者
杨君
夏双志
钱照华
陈连康
机构
武汉科技大学信息科学与工程学院
出处
《电测与仪表》
北大核心
2005年第10期27-29,16,共4页
文摘
利用Altera公司的FPGAA(CEX1KEP1K30TC144-3)器件为主控器。在软件上,采用VHDL硬件描述语言编程及并行BCD数减法实现BCD数除法的实现方法,极大地减少了硬件资源的占用。与单片机为主控器的频率计相比,软件设计语言灵活,硬件更简单,速度更快。实践证明,利用FPGA设计较复杂的数字系统,电路性能可靠,设计的周期较短,可移植性好,具有很强的实用性。该系统在1Hz～60MHz范围内,测量精度在全域范围内相对误差恒为十万分之一。
关键词
等精度数字频率计
BCD数减法
BCD数除法
FPGA
Keywords
equivalent precision digital cymometer
BCD code subtraction
BCD code division
FPGA
分类号
TM935.1 [电气工程—电力电子与电力传动]
在线阅读
下载PDF
职称材料
题名
基于CPLD和单片机的等精度数字频率计设计
被引量：
8
2
作者
李莉
熊晶
机构
山西工程技术学院信息工程与自动化系
武警湖北总队医院
出处
《现代电子技术》
北大核心
2015年第10期118-120,123,共4页
文摘
根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在CPLD中完成;频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+PlusⅡ,单片机部分的仿真使用Protues软件。测试结果表明,待测频率在1 Hz^10 MHz范围内,频率计测量精度高,稳定性好。
关键词
相位重合点理论
CPLD
等精度数字频率计
Max+Plus
Ⅱ
Keywords
phase coincidence theory
CPLD
equal precision digital cymometer Max＋Plus Ⅱ
分类号
TN710-34 [电子电信—电路与系统]
TM935.13 [电气工程—电力电子与电力传动]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
利用高速并行BCD数减法实现等精度数字频率计的设计
杨君
夏双志
钱照华
陈连康
《电测与仪表》
北大核心
2005
4
在线阅读
下载PDF
职称材料
2
基于CPLD和单片机的等精度数字频率计设计
李莉
熊晶
《现代电子技术》
北大核心
2015
8
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
