检索结果-维普期刊中文期刊服务平台

精简指令集计算机协处理器设计被引量：3: 1; 作者李辉楷韩军 +2 位作者翁新钎贺中柱曾晓洋《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页; 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 展开更多; 关键词精简指令集计算机协处理器高速缓存并行表查找寄存器堆指令集架构; 在线阅读下载PDF 职称材料

ARM架构中控制流完整性验证技术研究被引量：1: 2; 作者叶雁秋王震宇赵利军《计算机工程》 CAS CSCD 北大核心 2015年第3期151-155,171,共6页; 通用平台目标二进制代码运行时控制流的提取主要依赖于处理器硬件特性,或其动态二进制插桩工具,该平台的控制流完整性验证方法无法直接移植到进阶精简指令集机器(ARM)架构中。为此,基于控制流完整性验证技术,设计一种用于ARM架构,利用... 展开更多; 关键词控制流完整性进阶精简指令集机器架构合法地址白名单动态二进制分析攻击矢量定位; 在线阅读下载PDF 职称材料

用于IToF传感器的极低功耗RISC-V专用处理器设计被引量：4: 3; 作者黄正伟刘宏伟徐渊《计算机工程》 CAS CSCD 北大核心 2022年第9期146-154,共9页; IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针... 展开更多; 关键词光电传感器硬件加速器专用处理器第五代精简指令集架构现场可编程门阵列; 在线阅读下载PDF 职称材料

嵌入式在线航空摄影测量方法被引量：1: 4; 作者桂力郑顺义 +1 位作者王晓南马电《国防科技大学学报》 EI CAS CSCD 北大核心 2015年第3期104-109,共6页; 为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌... 展开更多; 关键词在线摄影测量嵌入式架构可编程门阵列高级精简指令集机器数字信号处理器; 在线阅读下载PDF 职称材料

基于多视图并行的可配置卷积神经网络加速器设计被引量：1: 5; 作者应三丛彭铃《工程科学与技术》 EI CSCD 北大核心 2022年第2期188-195,共8页; 针对商用中央处理单元(central processing unit,CPU)的专用许可证授权费用高和卷积神经网络性能待提升等问题,设计了一种基于多视图并行且具有可配置性的卷积神经网络加速器,同时结合第五代精简指令集(reduced instruction set computi... 展开更多; 关键词卷积神经网络多视图并行可配置片上系统复用第五代精简指令集; 在线阅读下载PDF 职称材料

题名精简指令集计算机协处理器设计被引量：3: 1; 作者李辉楷韩军翁新钎贺中柱曾晓洋; 机构复旦大学专用集成电路与系统国家重点实验室; 出处《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页; 基金国家自然科学基金资助项目(61176023); 文摘针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。; 关键词精简指令集计算机协处理器高速缓存并行表查找寄存器堆指令集架构; Keywords Reduced Instruction Set Computer（RISC） coprocessor cache Parallel Table Look Up（PTLU） Register File（RF） Instruction Set Architecture（ISA）; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名ARM架构中控制流完整性验证技术研究被引量：1: 2; 作者叶雁秋王震宇赵利军; 机构解放军信息工程大学; 出处《计算机工程》 CAS CSCD 北大核心 2015年第3期151-155,171,共6页; 文摘通用平台目标二进制代码运行时控制流的提取主要依赖于处理器硬件特性,或其动态二进制插桩工具,该平台的控制流完整性验证方法无法直接移植到进阶精简指令集机器(ARM)架构中。为此,基于控制流完整性验证技术,设计一种用于ARM架构,利用缓冲溢出漏洞检测控制流劫持攻击的方法。该方法在程序加载时、执行前动态构建合法跳转地址白名单,在目标二进制代码动态执行过程中完成控制流完整性验证,从而检测非法控制流转移,并对非法跳转地址进行分析,实现漏洞的检测和诊断。在ARM-Linux系统的动态二进制分析平台上实施测试,结果表明,该方法能够检测出漏洞,并精确定位攻击矢量。; 关键词控制流完整性进阶精简指令集机器架构合法地址白名单动态二进制分析攻击矢量定位; Keywords Control Flow Integrity（CFI） Advanced RISC Machine（ARM）architecture legitimate address white-list dynamic binary analysis attack vector location; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名用于IToF传感器的极低功耗RISC-V专用处理器设计被引量：4: 3; 作者黄正伟刘宏伟徐渊; 机构深圳大学电子与信息工程学院深圳技术大学大数据与互联网学院; 出处《计算机工程》 CAS CSCD 北大核心 2022年第9期146-154,共9页; 基金广东省企业科技特派员项目“基于PVDF信号的睡眠人体生命体征算法”(GDKTP2020031800)。; 文摘 IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构(RISC-V)的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。; 关键词光电传感器硬件加速器专用处理器第五代精简指令集架构现场可编程门阵列; Keywords photoelectric sensor hardware accelerator dedicated processor Reduced Instruction Set Computer-Five(RISC-V) Field Programmable Gate Array(FPGA); 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名嵌入式在线航空摄影测量方法被引量：1: 4; 作者桂力郑顺义王晓南马电; 机构武汉大学遥感信息工程学院; 出处《国防科技大学学报》 EI CAS CSCD 北大核心 2015年第3期104-109,共6页; 基金国家自然科学基金资助项目(41171357) 国家科技支撑计划资助项目(2011BAH12B02); 文摘为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,该方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了运用嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。; 关键词在线摄影测量嵌入式架构可编程门阵列高级精简指令集机器数字信号处理器; Keywords online photogrammetry embedded architecture field programmable gate array advanced RISC machine digit signal processor; 分类号 P23 [天文地球—摄影测量与遥感]; 在线阅读下载PDF 职称材料

题名基于多视图并行的可配置卷积神经网络加速器设计被引量：1: 5; 作者应三丛彭铃; 机构四川大学计算机学院四川大学视觉合成图形图像技术国防重点学科实验室; 出处《工程科学与技术》 EI CSCD 北大核心 2022年第2期188-195,共8页; 基金四川省重大科技专项(2018GZDZX0024) 四川省科技计划项目(2020YFG0288)。; 文摘针对商用中央处理单元(central processing unit,CPU)的专用许可证授权费用高和卷积神经网络性能待提升等问题,设计了一种基于多视图并行且具有可配置性的卷积神经网络加速器,同时结合第五代精简指令集(reduced instruction set computing, RISC-V)构建该加速器的片上系统。首先,扩展一组适用高速协加速器的控制访问接口和数据访问接口。其次,以多视图并行与结构复用的方式实现卷积神经网络各运算单元:视图并行的不同组合将影响卷积单元硬件电路结构,因此多视图并行可通过复用基本运算结构来完成;池化单元由行池化和列池化子单元构成,且共享行池化的运算结构;对于全连接单元,采用调整全连接运算参数的方法来适应卷积单元的硬件结构,从而完成模型间的复用。然后,针对不同运算单元的硬件结构设计不同寄存器组,并结合开源RISC-V处理器实现多种网络模型。最后,在不同平台分别部署卷积、池化和全连接模型,计算运算时间、吞吐量和速度等。实验结果表明,对于相同卷积结构,本文设计的加速器和CPU平台的速度比是189。在本文设计的加速器中部署视觉几何组(visual geometry group,VGG)的卷积运算,其吞吐量可达178.6 GOPS。综上所述,利用多视图并行能够达到加速效果,且以配置寄存器方式可实现不同网络模型。; 关键词卷积神经网络多视图并行可配置片上系统复用第五代精简指令集; Keywords convolutional neural network multi-view parallelism configurable system on chip reuse RISC-V; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	精简指令集计算机协处理器设计	李辉楷韩军翁新钎贺中柱曾晓洋	《计算机工程》 CAS CSCD	2012	3	在线阅读下载PDF 职称材料
2	ARM架构中控制流完整性验证技术研究	叶雁秋王震宇赵利军	《计算机工程》 CAS CSCD 北大核心	2015	1	在线阅读下载PDF 职称材料
3	用于IToF传感器的极低功耗RISC-V专用处理器设计	黄正伟刘宏伟徐渊	《计算机工程》 CAS CSCD 北大核心	2022	4	在线阅读下载PDF 职称材料
4	嵌入式在线航空摄影测量方法	桂力郑顺义王晓南马电	《国防科技大学学报》 EI CAS CSCD 北大核心	2015	1	在线阅读下载PDF 职称材料
5	基于多视图并行的可配置卷积神经网络加速器设计	应三丛彭铃	《工程科学与技术》 EI CSCD 北大核心	2022	1	在线阅读下载PDF 职称材料