-
题名基于RISC-V架构的行人定位SoC系统设计
- 1
-
-
作者
喻胜
史超凡
-
机构
成都斯达康科技有限公司光网络系统部
电子科技大学信息与通信工程学院
-
出处
《太赫兹科学与电子信息学报》
2024年第9期959-966,共8页
-
基金
国家自然科学基金资助项目(61973056)。
-
文摘
行人定位方法中,捷联式惯导定位系统需要处理惯性测量单元(IMU)传感器的数据,通过算法处理后得到行人的位置,因此对于芯片实时性以及低功耗有很高的要求。由于行人定位算法大多基于浮点传感器数据开发,一般要求终端设备能够处理浮点数据。第五代精简指令集(RISC-V)架构作为一种开源架构,能节约架构授权费,在物联网领域有着广泛应用,并且其浮点(F)和向量(V)等高性能扩展指令能够很好地满足行人定位算法对实时性的要求。针对行人定位系统的特定性能要求,提出了一种基于浮点内核向量处理器优化RISC-V架构的行人定位片上系统(SoC),并在实际系统中进行验证。与多个准32位架构RISC-V处理器以及高层次综合组件(HLS)生成的算法专用IP(locate_IP)的标准处理器方案的性能对比分析表明,该设计实现了34倍的性能提升以及5.6倍的能效提升,满足了微终端的要求。
-
关键词
行人定位系统
第五代精简指令集计算
现场可编程逻辑阵列
片上系统
-
Keywords
Pedestrian Navigation System
Reduced Instruction Set Computing V(RISC-V)
Field Programmable Gate Array(FPGA)
System on Chip(SoC)
-
分类号
TN47
[电子电信—微电子学与固体电子学]
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名基于多视图并行的可配置卷积神经网络加速器设计
被引量：1
- 2
-
-
作者
应三丛
彭铃
-
机构
四川大学计算机学院
四川大学视觉合成图形图像技术国防重点学科实验室
-
出处
《工程科学与技术》
EI
CSCD
北大核心
2022年第2期188-195,共8页
-
基金
四川省重大科技专项(2018GZDZX0024)
四川省科技计划项目(2020YFG0288)。
-
文摘
针对商用中央处理单元(central processing unit,CPU)的专用许可证授权费用高和卷积神经网络性能待提升等问题,设计了一种基于多视图并行且具有可配置性的卷积神经网络加速器,同时结合第五代精简指令集(reduced instruction set computing, RISC-V)构建该加速器的片上系统。首先,扩展一组适用高速协加速器的控制访问接口和数据访问接口。其次,以多视图并行与结构复用的方式实现卷积神经网络各运算单元:视图并行的不同组合将影响卷积单元硬件电路结构,因此多视图并行可通过复用基本运算结构来完成;池化单元由行池化和列池化子单元构成,且共享行池化的运算结构;对于全连接单元,采用调整全连接运算参数的方法来适应卷积单元的硬件结构,从而完成模型间的复用。然后,针对不同运算单元的硬件结构设计不同寄存器组,并结合开源RISC-V处理器实现多种网络模型。最后,在不同平台分别部署卷积、池化和全连接模型,计算运算时间、吞吐量和速度等。实验结果表明,对于相同卷积结构,本文设计的加速器和CPU平台的速度比是189。在本文设计的加速器中部署视觉几何组(visual geometry group,VGG)的卷积运算,其吞吐量可达178.6 GOPS。综上所述,利用多视图并行能够达到加速效果,且以配置寄存器方式可实现不同网络模型。
-
关键词
卷积神经网络
多视图并行
可配置
片上系统
复用
第五代精简指令集
-
Keywords
convolutional neural network
multi-view parallelism
configurable
system on chip
reuse
RISC-V
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
