期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
用于PON的低成本CMOS BM-TIA设计
1
作者 赵婉青 夏翼飞 +5 位作者 李佳 徐颂秦 马帅哲 杨睿煊 耿莉 李丹 《光通信研究》 北大核心 2025年第1期52-58,共7页
【目的】在高速率无源光网络(PON)需求的快速增长下,低成本低噪声突发模式跨阻放大器(BM-TIA)成为其关键的制约因素。文章基于低成本40 nm互补金属氧化物半导体(CMOS)工艺,设计了一种适用于10吉比特对称无源光网络(XGS-PON)的快速建立... 【目的】在高速率无源光网络(PON)需求的快速增长下,低成本低噪声突发模式跨阻放大器(BM-TIA)成为其关键的制约因素。文章基于低成本40 nm互补金属氧化物半导体(CMOS)工艺,设计了一种适用于10吉比特对称无源光网络(XGS-PON)的快速建立低噪声BM-TIA,其可兼容12.5、10.0和2.5 Gbit/s 3种信号速率。【方法】为突破CMOS工艺的带宽和噪声瓶颈,TIA通过多级放大、输入电感均衡网络及提高电源电压的方法实现了要求的低噪声。采用前向放大器与反馈电阻共同调节的增益调节方式,实现了3档位的增益变化和速率变化。针对突发模式信号采用快速直流(DC)消除环路(AOC)来精准消除雪崩击穿二极管(APD)输入的DC电流,运用电荷分享技术加速失调消除环路的建立,并通过转换AOC环路时间常数的方法来抑制基线漂移。【结果】芯片采用40 nm CMOS工艺设计制造,裸片尺寸为945μm×945μm。芯片搭配商用10 Gbit/s APD进行同轴罐(TO-CAN)封装测试。测试结果表明,在12.5、10.0以及2.5 Gbit/s速率下,芯片的灵敏度分别为-29.7,-33.0和-37.6 dBm。在不同速率下,饱和输入光电流均可达2.5 mA,实现了24.7、28.2和32.8 dB的大输入动态范围。芯片的静态功耗为82.5 mW,在整个输入光功率范围内,突发模式下AOC的建立时间均小于23 ns。【结论】将文章所提芯片应用于XGS-PON,不但为基于CMOS工艺的低成本低噪声BM-TIA设计提供了借鉴,也对更高速率PON场景下的芯片设计具有指导意义。 展开更多
关键词 互补金属氧化物半导体工艺 10吉比特对称无源光网络 突发模式跨阻放大器 多速率兼容 快速建立
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部