期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
Bagging选择性集成演化硬件DNA微阵列数据分类方法 被引量:1
1
作者 王进 冉仟元 +1 位作者 丁凌 赵蕊 《高技术通讯》 CAS CSCD 北大核心 2013年第12期1236-1241,共6页
为了提高演化硬件(EHW)分类系统的泛化能力和减少硬件代价,提出了一种用于DNA微阵列数据分类的演化硬件多分类器选择性集成学习方法。重点讨论了基于Bagging的选择性集成学习策略和基于虚拟可重构结构的演化硬件分类系统构架。通过对原... 为了提高演化硬件(EHW)分类系统的泛化能力和减少硬件代价,提出了一种用于DNA微阵列数据分类的演化硬件多分类器选择性集成学习方法。重点讨论了基于Bagging的选择性集成学习策略和基于虚拟可重构结构的演化硬件分类系统构架。通过对原始数据训练集的随机重采样生成训练子集完成对演化硬件基分类器的训练,并选择其中识别率较高的基分类器进行集成以获得更高的分类性能。演化硬件分类系统对DNA微阵列数据的学习与分类均在Xilinx Virtex xcv2000E FPGA硬件平台上实现。通过对急性白血病和肺癌数据集的对比实验表明:相对于传统演化硬件集成学习方法,这种方法在保证较高识别率的基础上有效降低了硬件代价,且具有更短的学习时间和较强的泛化能力。 展开更多
关键词 演化硬件(ehw) BAGGING DNA微阵列 选择性集成
在线阅读 下载PDF
基于EHW和RBT的电路故障自修复策略性能分析 被引量:7
2
作者 张峻宾 蔡金燕 孟亚峰 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2016年第11期2423-2435,共13页
在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度... 在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术(RBT)的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。 展开更多
关键词 硬件演化(ehw) 故障自修复 补偿平衡技术(RBT) 矫正电路(RTC) 故障在线修复
在线阅读 下载PDF
多核虚拟可重构结构加速逻辑电路演化设计的研究 被引量:2
3
作者 王进 李丽芳 任小龙 《高技术通讯》 CAS CSCD 北大核心 2012年第4期340-347,共8页
提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以... 提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。 展开更多
关键词 数字电路 逻辑电路 演化硬件(ehw) 演化算法(EA) 并行算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部