期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
应用于有源相控阵的锁相环分频器设计
1
作者 董飞翔 何晴 +3 位作者 李庄 陶小辉 曹锐 桑磊 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2022年第2期203-207,共5页
文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现... 文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现链路前后的级联。此外完成了分频器链的版图设计,尺寸为1146×647μm^(2),并对分频器进行仿真实验,在20 GHz的输入信号下,得到156.25 MHz的信号输出,实现128分频。最后进行系统仿真,将该分频器链应用到锁相环(phase locked loop,PLL)系统的反馈回路中,当输入参考信号为156.25 MHz时,经过400 ns后PLL进入锁定状态,输出信号频率为20 GHz,实现了128倍的频率放大。 展开更多
关键词 锁相环(PLL) 分频器 压控振荡器(VCO) 鉴频鉴相器(PFD) 电荷泵(cp)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部