检索结果-维普期刊中文期刊服务平台

纳米尺度超低漏电ESD电源钳位电路研究被引量：2: 1; 作者王源张雪琳 +3 位作者曹健陆光易贾嵩张钢刚《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第4期595-599,共5页; 提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路,能够减小MOS电容栅极–衬底之间电压差,降低电路的泄漏电流,抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明,在电路正常上电时,泄漏电流只有... 展开更多; 关键词静电放电泄漏电流电源钳位电路亚阈值电流; 在线阅读下载PDF 职称材料

一种用于继电保护的电源钳位静电放电电路被引量：5: 2; 作者唐晓柯李振国 +1 位作者郭海兵王源《半导体技术》 CAS 北大核心 2021年第9期675-679,700,共6页; 与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗。针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发... 展开更多; 关键词静电放电(ESD) 电源钳位电路电流镜继电保护低漏电; 在线阅读下载PDF 职称材料

多电平有源中点钳位逆变器串联IGBT均压方法被引量：5: 3; 作者李科峰肖飞 +2 位作者刘计龙高山麦志勤《电力系统自动化》 EI CSCD 北大核心 2022年第2期163-170,共8页; 针对多电平有源中点钳位逆变器中串联绝缘栅双极型晶体管(IGBT)存在的不均压问题,提出一种串联IGBT的均压方法。对于多电平有源中点钳位逆变器的每个桥臂,采用单输入、多输出的隔离电源生成钳位电压,跨接在串联工作的IGBT上;同时,在施... 展开更多; 关键词有源中点钳位逆变器多电平逆变器串联绝缘栅双极型晶体管电压均衡钳位电源均压缓冲电路反激电路; 在线阅读下载PDF 职称材料

基于二极管技术优化射频集成电路的ESD 被引量：1: 4; 作者廖春连王健翟越《无线电通信技术》 2017年第3期85-90,共6页; 在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模... 展开更多; 关键词静电泄放射频集成电路二极管电源钳位; 在线阅读下载PDF 职称材料

基于130nm SOI工艺数字ASIC ESD防护设计被引量：3: 5; 作者米丹周昕杰周晓彬《半导体技术》 CAS 北大核心 2021年第4期279-285,共7页; 绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选。但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点。设计了一款基于130 nm部分耗尽型SOI(PD-SOI... 展开更多; 关键词深亚微米绝缘体上硅(SOI)工艺全芯片静电放电(ESD)防护电源钳位人体模型; 在线阅读下载PDF 职称材料

题名纳米尺度超低漏电ESD电源钳位电路研究被引量：2: 1; 作者王源张雪琳曹健陆光易贾嵩张钢刚; 机构北京大学微电子学研究院、教育部微电子器件与电路重点实验室; 出处《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第4期595-599,共5页; 基金国家重点基础研究发展计划(2011CBA00606) 国家自然科学基金青年基金(61106101)资助; 文摘提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路,能够减小MOS电容栅极–衬底之间电压差,降低电路的泄漏电流,抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明,在电路正常上电时,泄漏电流只有24.13 nA,比传统ESD电源钳位电路的5.42μA降低两个数量级。; 关键词静电放电泄漏电流电源钳位电路亚阈值电流; Keywords electrostatic discharge （ESD） leakage current ESD power clamp circuit sub-threshold current; 分类号 TN86 [电子电信—信息与通信工程]; 在线阅读下载PDF 职称材料

题名一种用于继电保护的电源钳位静电放电电路被引量：5: 2; 作者唐晓柯李振国郭海兵王源; 机构北京智芯微电子科技有限公司北京大学微纳电子学系; 出处《半导体技术》 CAS 北大核心 2021年第9期675-679,700,共6页; 基金国家电网公司总部管理科技项目(5100-201941436A-0-0-00)。; 文摘与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗。针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发模块的电容,有效防止了继电保护下快速上电和高频噪声带来的误触发。利用电流镜结构获得大的等效ESD触发模块电容,保证了泄放晶体管的导通时间。利用钳位二极管技术,减小钳位电路触发模块的泄漏电流。基于标准65 nm CMOS工艺对电源钳位ESD电路进行了流片验证,测试结果表明,人体模型(HBM)ESD防护能力可达4 kV,泄漏电流为25.45 nA。; 关键词静电放电(ESD) 电源钳位电路电流镜继电保护低漏电; Keywords electrostatic discharge(ESD) power clamp circuit current mirror relay protection low leakage current; 分类号 TN43 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名多电平有源中点钳位逆变器串联IGBT均压方法被引量：5: 3; 作者李科峰肖飞刘计龙高山麦志勤; 机构舰船综合电力技术国防科技重点实验室(海军工程大学); 出处《电力系统自动化》 EI CSCD 北大核心 2022年第2期163-170,共8页; 基金国防科技卓越青年基金资助项目(2018-JCJQ-ZQ-002)。; 文摘针对多电平有源中点钳位逆变器中串联绝缘栅双极型晶体管(IGBT)存在的不均压问题,提出一种串联IGBT的均压方法。对于多电平有源中点钳位逆变器的每个桥臂,采用单输入、多输出的隔离电源生成钳位电压,跨接在串联工作的IGBT上;同时,在施加钳位电压的位置上添加钳位电容,用于钳位电压的保持,最终实现串联IGBT的动静态均压。由于逆变器换流回路不经过钳位电容,隔离电源只需很小功率即可维持钳位电容电压稳定。所提方法简单可靠、均压精度高且易于工程实现,一方面取消了传统的无源缓冲电路,减少额外损耗的同时降低了成本,另一方面无须引入复杂的主动闭环控制,避免了闭环控制的稳定性问题。最后,通过有源中点钳位五电平逆变器样机对所提均压方法进行了实验验证。; 关键词有源中点钳位逆变器多电平逆变器串联绝缘栅双极型晶体管电压均衡钳位电源均压缓冲电路反激电路; Keywords active neutral point clamped(ANPC)inverter multi-level inverter series-connected insulate-gate bipolar transistor(IGBT) voltage balance clamping power supply voltage balancing snubber circuit flyback circuit; 分类号 TM464 [电气工程—电器]; 在线阅读下载PDF 职称材料

题名基于二极管技术优化射频集成电路的ESD 被引量：1: 4; 作者廖春连王健翟越; 机构中国电子科技集团公司第五十四研究所; 出处《无线电通信技术》 2017年第3期85-90,共6页; 基金国家重大专项(2013ZX03006006); 文摘在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模拟,通过设计有效的有源RC电源钳位电路,考虑到版图电阻电容寄生对ESD的射频性能的影响,提出3种版图设计,对各种版图进行了仿真,分析ESD和射频性能,提出了最优的版图,满足射频集成电路应用的ESD保护电路。; 关键词静电泄放射频集成电路二极管电源钳位; Keywords Electrostatic discharge radio frequency integrated eireuit diode power clamp; 分类号 TN4 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于130nm SOI工艺数字ASIC ESD防护设计被引量：3: 5; 作者米丹周昕杰周晓彬; 机构中国电子科技集团公司第五十八研究所; 出处《半导体技术》 CAS 北大核心 2021年第4期279-285,共7页; 文摘绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选。但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点。设计了一款基于130 nm部分耗尽型SOI(PD-SOI)工艺的数字专用IC(ASIC)。针对SOI工艺ESD防护设计难点,进行了全芯片ESD防护原理分析,通过对ESD防护器件、I/O管脚ESD防护电路、电源钳位电路和ESD防护网络的优化设计,有效减小了SHE的影响。该电路通过了4.5 kV人体模型ESD测试,相比国内外同类电路有较大提高,可以为深亚微米SOI工艺IC ESD防护设计提供参考。; 关键词深亚微米绝缘体上硅(SOI)工艺全芯片静电放电(ESD)防护电源钳位人体模型; Keywords deep submicron silicon on insulator(SOI)technology whole-chip electrostatic discharge(ESD)protection power clamp human body model; 分类号 TN492 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	纳米尺度超低漏电ESD电源钳位电路研究	王源张雪琳曹健陆光易贾嵩张钢刚	《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心	2014	2	在线阅读下载PDF 职称材料
2	一种用于继电保护的电源钳位静电放电电路	唐晓柯李振国郭海兵王源	《半导体技术》 CAS 北大核心	2021	5	在线阅读下载PDF 职称材料
3	多电平有源中点钳位逆变器串联IGBT均压方法	李科峰肖飞刘计龙高山麦志勤	《电力系统自动化》 EI CSCD 北大核心	2022	5	在线阅读下载PDF 职称材料
4	基于二极管技术优化射频集成电路的ESD	廖春连王健翟越	《无线电通信技术》	2017	1	在线阅读下载PDF 职称材料
5	基于130nm SOI工艺数字ASIC ESD防护设计	米丹周昕杰周晓彬	《半导体技术》 CAS 北大核心	2021	3	在线阅读下载PDF 职称材料