期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于STM-4的SDH背板总线的研究与设计
被引量：
4
1
作者
吴振峰
邓颖辉
+1 位作者
袁云飞
赵方
《光通信技术》
CSCD
北大核心
2008年第6期54-56,共3页
研究了STM-4的SDH光传输设备的背板总线内容,针对SDH背板总线最核心的业务总线,提供了LVD SSerDes和CML SerDes这两种设计方案,并给出了初步设计参考图。
关键词
背板总线
低压差分信号
电流模式逻辑
串行解串器
在线阅读
下载PDF
职称材料
USB3.0中五分频电路设计
2
作者
赵光
宫玉彬
《现代电子技术》
2011年第20期181-183,共3页
基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50%,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1...
基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50%,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标。
展开更多
关键词
分频器
触发器
电流模式逻辑
单相位时钟
逻辑
在线阅读
下载PDF
职称材料
一种超高速太赫兹测试信号产生器的设计
3
作者
宋瑞良
刘一波
《深圳大学学报（理工版）》
EI
CAS
CSCD
北大核心
2019年第2期176-181,共6页
太赫兹通信系统具有极高的数据率特性,对测试环境提出巨大挑战.本研究实现一种伪随机二进制序列(pseudo-random bit sequence,PRBS)发生器,能够支持正交相移编码(quadrature phase shift keying,QPSK)调制模式,实现在QPSK调制模式下高达...
太赫兹通信系统具有极高的数据率特性,对测试环境提出巨大挑战.本研究实现一种伪随机二进制序列(pseudo-random bit sequence,PRBS)发生器,能够支持正交相移编码(quadrature phase shift keying,QPSK)调制模式,实现在QPSK调制模式下高达40 Gbit/s码率的数据率输出,为太赫兹频带的通信系统应用测试环境提供必要条件.该PRBS发生器采用交叉存取的拓扑结构和高速数据选择器,延迟单元采用电流模式逻辑电路结构以保证高频工作情况下具有良好性能.电路采用标准40 nm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺,版图面积为0. 25×0. 15 mm2. PRBS产生器在电源电压为1. 0 V下功耗为37. 5 m W.该技术可解决太赫兹高速数据测试的瓶颈问题.
展开更多
关键词
太赫兹
电流模式逻辑
门
伪随机二进制序列产生器
正交相移编码
互补金属氧化物半导体
触发器
高速
电流
型
逻辑
电路
在线阅读
下载PDF
职称材料
题名
基于STM-4的SDH背板总线的研究与设计
被引量：
4
1
作者
吴振峰
邓颖辉
袁云飞
赵方
机构
中国电子科技集团公司第三十四研究所
出处
《光通信技术》
CSCD
北大核心
2008年第6期54-56,共3页
文摘
研究了STM-4的SDH光传输设备的背板总线内容,针对SDH背板总线最核心的业务总线,提供了LVD SSerDes和CML SerDes这两种设计方案,并给出了初步设计参考图。
关键词
背板总线
低压差分信号
电流模式逻辑
串行解串器
Keywords
backplane bus
LVDS
CML
SerDes
分类号
TN929.11 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
USB3.0中五分频电路设计
2
作者
赵光
宫玉彬
机构
电子科技大学物理电子学院
出处
《现代电子技术》
2011年第20期181-183,共3页
文摘
基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50%,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标。
关键词
分频器
触发器
电流模式逻辑
单相位时钟
逻辑
Keywords
frequency divider
trigger
current mode logic（CML）
logic of single phase clock（TSPC）
分类号
TN911-34 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
一种超高速太赫兹测试信号产生器的设计
3
作者
宋瑞良
刘一波
机构
中国电子科技集团公司第五十四研究所
天津大学电气自动化与信息工程学院
出处
《深圳大学学报（理工版）》
EI
CAS
CSCD
北大核心
2019年第2期176-181,共6页
基金
国家自然科学基金资助项目(61331003)~~
文摘
太赫兹通信系统具有极高的数据率特性,对测试环境提出巨大挑战.本研究实现一种伪随机二进制序列(pseudo-random bit sequence,PRBS)发生器,能够支持正交相移编码(quadrature phase shift keying,QPSK)调制模式,实现在QPSK调制模式下高达40 Gbit/s码率的数据率输出,为太赫兹频带的通信系统应用测试环境提供必要条件.该PRBS发生器采用交叉存取的拓扑结构和高速数据选择器,延迟单元采用电流模式逻辑电路结构以保证高频工作情况下具有良好性能.电路采用标准40 nm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺,版图面积为0. 25×0. 15 mm2. PRBS产生器在电源电压为1. 0 V下功耗为37. 5 m W.该技术可解决太赫兹高速数据测试的瓶颈问题.
关键词
太赫兹
电流模式逻辑
门
伪随机二进制序列产生器
正交相移编码
互补金属氧化物半导体
触发器
高速
电流
型
逻辑
电路
Keywords
terahertz
current mode logic (CML)
pseudo-random bitsequence generator
quadrature phase shift keying (QPSK)
complementary metal oxide semiconductor (CMOS)
flip-flops
high-speed current mode logic
分类号
TN47 [电子电信—微电子学与固体电子学]
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于STM-4的SDH背板总线的研究与设计
吴振峰
邓颖辉
袁云飞
赵方
《光通信技术》
CSCD
北大核心
2008
4
在线阅读
下载PDF
职称材料
2
USB3.0中五分频电路设计
赵光
宫玉彬
《现代电子技术》
2011
0
在线阅读
下载PDF
职称材料
3
一种超高速太赫兹测试信号产生器的设计
宋瑞良
刘一波
《深圳大学学报（理工版）》
EI
CAS
CSCD
北大核心
2019
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
