-
题名周期精确/位精确的Cache事务级建模方法
被引量：1
- 1
-
-
作者
孙铭泽
郭炜
周红月
魏继增
-
机构
天津大学计算机科学与技术学院
-
出处
《计算机工程》
CAS
CSCD
2013年第8期74-76,82,共4页
-
基金
天津市应用基础及前沿技术研究计划基金资助重点项目"高可信密码片上系统的关键技术研究"(11JCZDJC1580)
-
文摘
对于片上系统(SoC)架构设计,寄存器传送级建模仿真速度慢,而采用C语言建模达不到所需的精度要求。针对上述问题,基于电子系统级(ESL)设计方法,提出一种通用的周期精确/位精确的高速缓存(Cache)事务级模型。该模型面向外部接口和内部逻辑分别采用不同的抽象层次进行建模,并构建基于ESL设计的SoC,实现软硬件协同设计。实验结果表明,集成Cache模块的仿真平台运行相应程序所需周期数大幅减少,可达到既定的精度要求。
-
关键词
高速缓存
电子系统级设计
事务级建模
片上系统架构设计
周期精确
软
硬件协同设计
-
Keywords
Cache
Electronic System Level（ESL） design
Transaction Level Modeling（TLM）
System on Chip（SoC） architecture design
cycle-accurate
software/hardware co-design
-
分类号
TP316
[自动化与计算机技术—计算机软件与理论]
-
-
题名基于ESL快速精确的处理器混合模型
- 2
-
-
作者
鲁超
魏继增
常轶松
-
机构
天津大学计算机科学与技术学院
-
出处
《计算机工程》
CAS
CSCD
2012年第7期281-283,共3页
-
基金
天津市科技支撑计划基金资助重点项目"面向多媒体应用的可定制处理器及SoC平台的研发"(08ZCGYGX00400)
-
文摘
RTL设计不能满足片上系统对仿真速度的要求。为此,提出一种基于电子系统级快速精确的处理器混合模型。以32位嵌入式微处理器C*CORE340为例,采用不同的抽象层次对指令集仿真器和Cache进行构建。实验结果表明,与RTL级模型相比,该模型的仿真速度至少快10倍,仿真精度误差率低于10%。
-
关键词
指令集仿真器
事务级建模
电子系统级设计
混合模型
片上系统
-
Keywords
Instruction Set Simulator（ISS）
transaction level modeling
Electronic System Level（ESL） design
hybrid model
System on Chip（SoC）
-
分类号
N945.12
[自然科学总论—系统科学]
-
