期刊文献+
共找到107篇文章
< 1 2 6 >
每页显示 20 50 100
面向教学的RISC_SPM处理器设计与验证
1
作者 解鹏越 卫建华 +1 位作者 郝子坤 罗鑫迪 《信息技术与信息化》 2025年第1期19-23,共5页
针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活... 针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活性不足的问题,为实验者提供了创新空间。设计过程中使用Verilog语言,支持多种寻址方式,具备完善的指令系统,能够执行一般微处理器的功能操作,满足实验教学中的实际需求并提升学生的实践能力和创新意识,为科研工作奠定了良好的基础。 展开更多
关键词 处理器 精简指令集 现场可编程逻辑门阵列 存储器位于芯片内部 fpga
在线阅读 下载PDF
FPGA实现高速FFT处理器的设计 被引量:23
2
作者 韩颖 王旭 吴嗣亮 《电讯技术》 北大核心 2003年第2期74-78,共5页
介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶... 介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 。 展开更多
关键词 数字信号处理 现场可编程门阵列 快速傅里叶变换 加窗运算 求模平方运算 FFT处理器
在线阅读 下载PDF
DSP处理器单粒子翻转率测试系统的研制 被引量:3
3
作者 雷志军 蒋炯炜 +2 位作者 郭刚 薛海卫 雷志广 《半导体技术》 CAS 北大核心 2019年第1期73-79,共7页
航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽... 航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。 展开更多
关键词 dsp处理器 单粒子效应(SEE) 测试系统 抗辐照 单粒子翻转率 现场可编程门阵列(fpga)
在线阅读 下载PDF
FPGA器件XCS40XL及其在多画面处理器中的应用
4
作者 黄再银 《国外电子元器件》 2003年第2期41-45,共5页
FPGA器件XCS40XL是Xilinx公司推出的低价格、高性能现场可编程门阵列 ,文中详细讨论了XCS40XL中三大模块(CLB、IOB、布线通道)的结构和功能。
关键词 多画面处理器 现场可编程门阵列 逻辑模块 fpga XCS40XL 可编程逻辑模块 输入输出模块 有线通道
在线阅读 下载PDF
基于FPGA的高速实时三通道脉压处理器研究 被引量:2
5
作者 周芝梅 刘振宇 韩月秋 《现代雷达》 CSCD 北大核心 2003年第3期36-39,共4页
脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 ... 脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 96 .2 3μs内完成三路 5 12点信号的脉压。用块浮点的算法改善了定点算法的精度 。 展开更多
关键词 fpga 三通道脉压处理器 信号处理 数字脉压 现场可编程门阵列 雷达
在线阅读 下载PDF
基于FPGA的微处理器SET敏感性评估方法 被引量:1
6
作者 孙骏 梁华国 +2 位作者 姚瑶 黄正峰 徐秀敏 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第11期1509-1514,1568,共7页
为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网... 为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。 展开更多
关键词 单粒子瞬态(SET) 现场可编程门阵列(fpga) 处理器 故障注入 敏感性评估
在线阅读 下载PDF
基于FPGA的FFT处理器设计 被引量:2
7
作者 高瞻 庄圣贤 +1 位作者 王森林 史琴 《集成电路应用》 2005年第10期52-54,共3页
在OFDM系统中,调制和解调是通过FFT来实现的,FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用,提出了一种切实可行的基于FPGA(现场可编程门阵列)的FFT实现方法与硬件结构。论文重点介绍FFT控制模... 在OFDM系统中,调制和解调是通过FFT来实现的,FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用,提出了一种切实可行的基于FPGA(现场可编程门阵列)的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理,设计了一种新的FFT控制器结构,并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致,而且提高了系统的处理速度,在计算和数据通信间取得了平衡。 展开更多
关键词 FFT fpga FSM OFDM FFT处理器 处理系统设计 OFDM系统 现场可编程门阵列 硬件结构 FFT算法
在线阅读 下载PDF
基于FPGA模拟片上多核处理器的新方法
8
作者 陈新科 黄帅 +2 位作者 王焕东 吴瑞阳 曾露 《高技术通讯》 CAS CSCD 北大核心 2014年第7期661-668,共8页
为了解决使用现场可编程门阵列(FPGA)进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA... 为了解决使用现场可编程门阵列(FPGA)进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA的容量限制问题,同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟,并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度,比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升,使得可以启动未经修改的Linux操作系统和运行完整的多用户SPEC CPU2006 train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。 展开更多
关键词 模拟 仿真 模型 现场可编程门阵列(fpga) 片上多核处理器 伪造的处理器
在线阅读 下载PDF
基于FPGA+DSP的嵌入式GPS数字接收机系统设计 被引量:9
9
作者 胡锐 薛晓中 +1 位作者 孙瑞胜 徐志伟 《中国惯性技术学报》 EI CSCD 北大核心 2009年第2期187-190,共4页
介绍了一种基于FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列)模块化的数字嵌入式接收机系统设计。由天线及前端射频模块完成GPS信号的接收、下变频及A/D采样,充分利用FPGA的高速并行处理能力和可灵活编程配置的特点实现接收机的... 介绍了一种基于FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列)模块化的数字嵌入式接收机系统设计。由天线及前端射频模块完成GPS信号的接收、下变频及A/D采样,充分利用FPGA的高速并行处理能力和可灵活编程配置的特点实现接收机的基带相关器和用户接口设计,并结合高速DSP的数字信号处理和丰富的片上外围设备实现接收机的信号处理、导航解算及系统间各部分的无缝连接。系统测试结果说明该数字GPS接收机具有功耗低、体积小、集成度高、工作性能稳定的特点。 展开更多
关键词 嵌入式 GPS数字接收机 数字信号处理器(dsp) 现场可编程逻辑门阵列(fpga) 系统设计
在线阅读 下载PDF
基于FPGA+DSP的实时图像处理平台的设计与实现 被引量:6
10
作者 鲁昌华 石洪源 +1 位作者 梁银海 殷俊 《电子技术应用》 北大核心 2007年第12期72-75,共4页
药用管制瓶在灌装前必须进行多个指标检测。针对实际生产的需要,基于FPGA和DSP,提出并设计了小型化、低功耗的多通道高速实时图像采集、处理和显示系统。给出了影响系统性能的主要因素。
关键词 数据采集 实时图像处理 现场可编程门阵列(fpga) 数字信号处理器(dsp)FIFO DMA
在线阅读 下载PDF
基于DSP和FPGA的多通道GPS中频信号源设计与实现 被引量:8
11
作者 胡辉 杨国艺 朱绍文 《中国测试》 CAS 北大核心 2016年第11期100-106,144,共8页
卫星导航信号源是卫星导航接收机研制过程中的重要测试设备。采用软件无线电技术,实现了一种基于DSP+FPGA的多通道GPS中频信号源。基于GPS中频信号数学模型,给出了系统整体设计方案。采用模块化设计,详细阐述了DSP与FPGA的数据交互逻辑... 卫星导航信号源是卫星导航接收机研制过程中的重要测试设备。采用软件无线电技术,实现了一种基于DSP+FPGA的多通道GPS中频信号源。基于GPS中频信号数学模型,给出了系统整体设计方案。采用模块化设计,详细阐述了DSP与FPGA的数据交互逻辑、总线接口模块、载波NCO模块、码模块和导航电文缓冲模块等系统关键部分的实现及重要参数设置的依据,并给出Model Sim-Altera 6.4a下各模块的仿真结果。实测结果表明,信号源生成中频信号波形、频谱符合GPS信号体制规范,且能够被软件接收机正确捕获、跟踪。该信号源具有良好的实时性和可扩展性,成本可控,可有效应用于实验室环境下接收机的性能测试。 展开更多
关键词 GPS信号 多通道 数字信号处理器 现场可编程门阵列
在线阅读 下载PDF
Actel针对使用ARM7系列处理器的复杂FPGA开发提供既安全又全面的设计流程
12
《电子与电脑》 2005年第12期42-42,共1页
关键词 现场可编程门阵列(fpga) Actel公司 设计流程 ARM7 处理器 安全 LIBERO 集成设计环境 静态时序分析 I/O功能
在线阅读 下载PDF
一种基于DSP和FPGA的图像处理系统 被引量:2
13
作者 刘洲峰 郭振铎 欧阳诚梓 《现代电子技术》 2007年第4期66-68,共3页
设计了一种以FPGA为数据采集逻辑控制单元,以DSP为高端图像处理单元的数字图像处理系统。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述,分析了系统设计时的各个关... 设计了一种以FPGA为数据采集逻辑控制单元,以DSP为高端图像处理单元的数字图像处理系统。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述,分析了系统设计时的各个关键技术环节。 展开更多
关键词 数字信号处理器 现场可编程门阵列 数字图像处理 视频采集
在线阅读 下载PDF
DSP+FPGA数字硬件系统设计与实现 被引量:6
14
作者 戴逸民 《世界电子元器件》 2002年第4期46-47,共2页
引言 随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展,采用DSP+FPGA的数字硬件系统显示出其优越性,正愈来愈得到人们重视.通用的DSP优点是通过编程可以应用到广泛的产品中,并且主流制造商生产的DSP已能满足算法控制结构复... 引言 随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展,采用DSP+FPGA的数字硬件系统显示出其优越性,正愈来愈得到人们重视.通用的DSP优点是通过编程可以应用到广泛的产品中,并且主流制造商生产的DSP已能满足算法控制结构复杂、运算速度高、寻址方式灵活和通信性能强大等需求. 展开更多
关键词 dsp fpga 数字硬件系统 设计 数字信号处理器 现场可编门阵列
在线阅读 下载PDF
一种基于FPGA+DSP的处理机硬件架构 被引量:6
15
作者 王占超 张耀天 《太赫兹科学与电子信息学报》 北大核心 2018年第5期902-906,共5页
为了解决在实时处理中多数合成孔径雷达(SAR)算法存在的运算量大、耗时长等问题,提出基于多核数字信号处理器(DSP)以及串行高速互联接口(SRIO)的一种新硬件解决方法。主要讨论了现场可编程门阵列(FPGA)+DSP架构下采用多核DSP和SRIO实现... 为了解决在实时处理中多数合成孔径雷达(SAR)算法存在的运算量大、耗时长等问题,提出基于多核数字信号处理器(DSP)以及串行高速互联接口(SRIO)的一种新硬件解决方法。主要讨论了现场可编程门阵列(FPGA)+DSP架构下采用多核DSP和SRIO实现SAR算法的主要流程,并在多核DSP中使用流水线技术优化快速傅里叶变换(FFT)算法。通过使用多核DSP和流水线技术以及SRIO技术,使数据运算、传输速率更快,达到缩短运算时间的目的。 展开更多
关键词 现场可编程门阵列+数字信号处理器 多核数字信号处理器 快速傅里叶变换效率
在线阅读 下载PDF
一种CCD图像相关处理系统的FPGA+DSP实现 被引量:5
16
作者 马锐 魏学业 《北方交通大学学报》 CSCD 北大核心 2004年第3期88-91,共4页
在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的QuartusII软件,完成了其... 在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的QuartusII软件,完成了其中的核心模块———FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求. 展开更多
关键词 图像处理 现场可编程门阵列(fpga) 数字信号处理(dsp) 傅立叶变换(FFT)
在线阅读 下载PDF
基于DSP和FPGA的通用图像处理平台设计 被引量:2
17
作者 孙浩 陈安 胡跃明 《电子设计工程》 2009年第6期41-43,共3页
设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中,并进行性能评估... 设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中,并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求,易于维护和升级,具备较强的通用性。 展开更多
关键词 数字信号处理器 现场可编程门阵列 数字图像处理 dsp/BIOS
在线阅读 下载PDF
基于4DSP+FPGA架构数据处理板设计 被引量:6
18
作者 董选明 《电子技术应用》 北大核心 2016年第7期29-33,37,共6页
为了满足超高性能数据处理以及低功耗、简单可编程性的应用,设计了一款基于TI TMS320C6678芯片和Xilinx公司XC5VSX95T芯片的4DSP+FPGA架构的数据处理板,同时设计了高带宽的数据输入输出接口以及相关的时钟、电源和复位电路,并通过具体... 为了满足超高性能数据处理以及低功耗、简单可编程性的应用,设计了一款基于TI TMS320C6678芯片和Xilinx公司XC5VSX95T芯片的4DSP+FPGA架构的数据处理板,同时设计了高带宽的数据输入输出接口以及相关的时钟、电源和复位电路,并通过具体的硬件电路实现。该数据处理板可广泛应用于航空设备、车载设备、恶劣条件下工作的特种设备,将有效提高设备的数据处理性能。 展开更多
关键词 数字信号处理器 现场可编程门阵列 串行高速输入输出接口 复杂可编程逻辑器件
在线阅读 下载PDF
基于FPGA+DSP的北斗信号快速捕获算法设计与实现
19
作者 高唱 陈则王 +1 位作者 曾庆喜 吕查德 《河北科技大学学报》 CAS 2020年第6期477-485,共9页
为了解决北斗卫星接收机中传统并行频率捕获算法傅里叶变换需要处理的数据量大而影响卫星信号捕获速度的问题,提出了一种基于相干降采样的北斗信号快速捕获算法。利用FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列),在传统的并行... 为了解决北斗卫星接收机中传统并行频率捕获算法傅里叶变换需要处理的数据量大而影响卫星信号捕获速度的问题,提出了一种基于相干降采样的北斗信号快速捕获算法。利用FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列),在传统的并行频率捕获算法中加入相干降采样模块,当信号进行载波剥离和伪码剥离后,通过降低采样频率的方式减小傅里叶变换需要处理的数据量,再对卫星信号进行三维搜索。结果表明,理论上所提算法计算量减少了80%以上,对实际北斗信号进行捕获时,平均每颗星的捕获时间为9.95 ms,内存资源消耗相比于传统并行频率捕获算法减少了42%。因此,新算法能在节约资源的同时有效提高捕获速度,可为进一步提高软件接收机的捕获性能提供参考。 展开更多
关键词 测试计量仪器 北斗 快速捕获 相干降采样 现场可编程逻辑门阵列(fpga) 数字信号处理器(dsp)
在线阅读 下载PDF
使用紧耦合协处理器进行算法加速
20
作者 Harn Hua Ng Dan Isaacs 《电子产品世界》 2005年第10B期85-88,共4页
关键词 紧耦合协处理器 算法加速 现场可编程门阵列 芯片 fpga 加速机制
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部