期刊文献+
共找到212篇文章
< 1 2 11 >
每页显示 20 50 100
16位中央处理器设计与现场可编程门阵列实现
1
作者 白广治 陈泉根 《信息与电子工程》 2007年第3期206-210,共5页
为了自主开发中央处理器(Central Processing Unit,CPU),对16位CPU进行了研究,提出了以执行周期尽量最少的译码执行方式,采用Top-Down的方法进行设计,用硬件描述语言Verilog进行代码编写,并对编写的CPU代码进行仿真验证和现场可编程门阵... 为了自主开发中央处理器(Central Processing Unit,CPU),对16位CPU进行了研究,提出了以执行周期尽量最少的译码执行方式,采用Top-Down的方法进行设计,用硬件描述语言Verilog进行代码编写,并对编写的CPU代码进行仿真验证和现场可编程门阵列(Field Programmable Gate Array,FPGA)验证。结果表明,该CPU运行效率较INTEL等通用CPU有较大提高。该自主CPU可以作为IP核进行FPGA应用,也可进行SoC设计应用。 展开更多
关键词 中央处理器 现场可编程门阵列 IP核 VERILOG
在线阅读 下载PDF
基于现场可编程门阵列的反应堆数字化保护系统设计 被引量:2
2
作者 张维 石铭德 +1 位作者 郑文祥 刘隆祉 《原子能科学技术》 EI CAS CSCD 2001年第5期432-435,共4页
介绍了一种基于现场可编程门阵列 (FieldProgrammableGateArray ,即FPGA)的新型反应堆保护系统的设计方案 ,辅以微处理器作为热备份的冗余 ,以实现设备的多样性。系统采用三取二的表决方式 ,FPGA部分执行主要的保护功能 ,并行数据处理... 介绍了一种基于现场可编程门阵列 (FieldProgrammableGateArray ,即FPGA)的新型反应堆保护系统的设计方案 ,辅以微处理器作为热备份的冗余 ,以实现设备的多样性。系统采用三取二的表决方式 ,FPGA部分执行主要的保护功能 ,并行数据处理和信号传输提高了系统的响应速度 ,避免了软件共模故障的发生。微控制器的使用增强了系统的通讯能力 ,优化了人机接口界面 。 展开更多
关键词 现场可编程门阵列 反应堆 保护系统 冗余 设计 数字 安全运行 处理器
在线阅读 下载PDF
面向教学的RISC_SPM处理器设计与验证
3
作者 解鹏越 卫建华 +1 位作者 郝子坤 罗鑫迪 《信息技术与信息化》 2025年第1期19-23,共5页
针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活... 针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活性不足的问题,为实验者提供了创新空间。设计过程中使用Verilog语言,支持多种寻址方式,具备完善的指令系统,能够执行一般微处理器的功能操作,满足实验教学中的实际需求并提升学生的实践能力和创新意识,为科研工作奠定了良好的基础。 展开更多
关键词 处理器 精简指令集 现场可编程逻辑门阵列 存储器位于芯片内部 FPGA
在线阅读 下载PDF
视频阵列处理器数据访存电路的设计与实现
4
作者 宋辉 蒋林 +2 位作者 山蕊 郭佳乐 李雪婷 《微电子学与计算机》 CSCD 北大核心 2017年第2期83-86,共4页
为了降低远程数据访问延迟,提高并行度,针对视频阵列处理器设计了一种远程数据访存电路,通过网络适配器将阵列处理器与路由网络相连实现远程数据的访存.通过Xilinx的ZC706系列FPGA开发板测试表明:该数据访存电路显著提高了远程数据的传... 为了降低远程数据访问延迟,提高并行度,针对视频阵列处理器设计了一种远程数据访存电路,通过网络适配器将阵列处理器与路由网络相连实现远程数据的访存.通过Xilinx的ZC706系列FPGA开发板测试表明:该数据访存电路显著提高了远程数据的传送效率,并且与Intel 80核处理器的2D Mesh网络相比,可以降低1/3的通信延迟. 展开更多
关键词 视频阵列处理器 适配器 路由器 片上网络 现场可编程门阵列
在线阅读 下载PDF
无线数据传输的TTIB信号处理器的建模与实现
5
作者 段吉海 胡媛媛 邹华东 《电讯技术》 北大核心 2004年第6期77-82,共6页
在多径传播信道中,因多径衰落导致的随机相位和幅度干扰会影响信号的接收效果,并且接收机和发射机都需要精确的频率参考,在此基础上发展起来的透明带内导音(TTIB)技术可以满足抗多径衰落与克服频率漂移的要求。以往的TTIB处理大多是利用... 在多径传播信道中,因多径衰落导致的随机相位和幅度干扰会影响信号的接收效果,并且接收机和发射机都需要精确的频率参考,在此基础上发展起来的透明带内导音(TTIB)技术可以满足抗多径衰落与克服频率漂移的要求。以往的TTIB处理大多是利用DSP芯片来实现的,而本文对用FP GA这一新的方法来实现TTIB处理进行了探讨,并在EDA平台上理论地实现了TTIB的处理,从而说明基于FPGA平台也能有效地实现TTIB处理,并且在速度、灵活性以及成本上都具有优势。 展开更多
关键词 无线数据传输 透明带内导音 数字信号处理 现场可编程门阵列 电子设计自动化
在线阅读 下载PDF
基于DSP+FPGA的高速数字信号处理平台的电源设计 被引量:2
6
作者 王溦 王广君 《现代电子技术》 2007年第6期44-46,49,共4页
介绍了一种高速数字信号处理平台的电源设计实现方案,主要是基于FPGA+DSP的结构实现高速数字信号处理。该方案采用先进的FPGA,DA转换器和DSP芯片,通过对DSP芯片和FPGA芯片及DA芯片的正确供电和电源监控来实现具有通用性、可扩充性的硬... 介绍了一种高速数字信号处理平台的电源设计实现方案,主要是基于FPGA+DSP的结构实现高速数字信号处理。该方案采用先进的FPGA,DA转换器和DSP芯片,通过对DSP芯片和FPGA芯片及DA芯片的正确供电和电源监控来实现具有通用性、可扩充性的硬件平台,并对电源设计中的多项关键参数进行分析与阐述。 展开更多
关键词 现场可编程门阵列 数字信号处理 数模 电源管理监控
在线阅读 下载PDF
基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现
7
作者 吕守业 龙腾 +1 位作者 李方慧 闫肃 《电子技术应用》 北大核心 2003年第11期74-77,共4页
介绍基于FPGA芯片实现的机载合成孔径雷达数字信号处理机接口板卡。该接口板卡负责将输入数据缓存和信息格式转换,然后打包成处理机需要的数据帧发送到信号处理机,并具有PCI接口功能和在线自检测功能。着重介绍了系统的硬件结构设计和... 介绍基于FPGA芯片实现的机载合成孔径雷达数字信号处理机接口板卡。该接口板卡负责将输入数据缓存和信息格式转换,然后打包成处理机需要的数据帧发送到信号处理机,并具有PCI接口功能和在线自检测功能。着重介绍了系统的硬件结构设计和软件实现功能,给出了选用的主要芯片的型号。该接口板已应用于某合成孔径雷达数字信号处理机中,整机使用证明该系统工作稳定,实现了设计中要求的功能。 展开更多
关键词 数据接口 LINK口 现场可编程门阵列 PCI接口 机载合成孔径雷达 数字信号处理 接口板
在线阅读 下载PDF
一种基于FPGA的超高速32k点FFT处理器 被引量:14
8
作者 李伟 孙进平 +1 位作者 王俊 李少洪 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2007年第12期1440-1443,共4页
采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32 k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125 MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算... 采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32 k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125 MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算法,采用MDF(Multi-path Delay Feedback)流水线结构,并结合MDC(Multi-path Delay Commutator)及SDF(Single-path Delay Feedback)结构的特点.处理器的内存资源消耗相对MDC结构有所减少,而运算速度相对SDF结构有所提高.建立了处理器的算法和设计模型,并根据模型对处理器的3个组成模块进行了优化以减小资源消耗.利用VHDL语言在Xilinx ISE工具上进行了设计,FPGA的布局布线结果验证了设计的可行性. 展开更多
关键词 快速傅里叶变换 处理器 现场可编程门阵列
在线阅读 下载PDF
FPGA实现高速FFT处理器的设计 被引量:23
9
作者 韩颖 王旭 吴嗣亮 《电讯技术》 北大核心 2003年第2期74-78,共5页
介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶... 介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 。 展开更多
关键词 数字信号处理 现场可编程门阵列 快速傅里叶变换 加窗运算 求模平方运算 FFT处理器
在线阅读 下载PDF
众核处理器访存链路接口的FPGA验证 被引量:3
10
作者 周宏伟 徐实 +4 位作者 王忠奕 杨乾明 冯权友 邓让钰 窦强 《国防科技大学学报》 EI CAS CSCD 北大核心 2018年第3期176-182,共7页
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User ... 面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。 展开更多
关键词 众核处理器 访存 链路 现场可编程门阵列 验证
在线阅读 下载PDF
基于FPGA的AES密码协处理器的设计和实现 被引量:4
11
作者 吕晓斌 杨峰 赵志新 《微电子学与计算机》 CSCD 北大核心 2005年第5期121-123,127,共4页
文章基于FPGA设计了一种能完成AES算法加密的密码协处理器,设计中利用VirtexII系列FPGA的结构特点,对AES算法的实现做了优化。实验证明,这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口... 文章基于FPGA设计了一种能完成AES算法加密的密码协处理器,设计中利用VirtexII系列FPGA的结构特点,对AES算法的实现做了优化。实验证明,这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口逻辑,实现了用于加/解密和数据输入输出的协处理器指令,作为ARM微处理器指令集的扩展,大大提高了嵌入式系统处理数据加/解的效率,实现数据的安全传输。 展开更多
关键词 处理器 高级加密标准 现场可编程门阵列 密钥扩展
在线阅读 下载PDF
超长可变点数FFT处理器设计与实现 被引量:5
12
作者 高振斌 万红星 +1 位作者 陈禾 韩月秋 《电讯技术》 2005年第4期92-96,共5页
介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)... 介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k^1M点序列长度可变的FFT/IFFT处理器。 展开更多
关键词 电子战接收机 超长可变点数序列 FFT/IFFT处理器 现场可编程门阵列 流水线结构
在线阅读 下载PDF
一种在线时间序列预测的核自适应滤波器向量处理器 被引量:2
13
作者 庞业勇 王少军 +1 位作者 彭宇 彭喜元 《电子与信息学报》 EI CSCD 北大核心 2016年第1期53-62,共10页
针对信息物理融合系统中的在线时间序列预测问题,该文选择计算复杂度低且具有自适应特点的核自适应滤波器(Kernel Adaptive Filter,KAF)方法与FPGA计算系统相结合,提出一种基于FPGA的KAF向量处理器解决思路。通过多路并行、多级流水线... 针对信息物理融合系统中的在线时间序列预测问题,该文选择计算复杂度低且具有自适应特点的核自适应滤波器(Kernel Adaptive Filter,KAF)方法与FPGA计算系统相结合,提出一种基于FPGA的KAF向量处理器解决思路。通过多路并行、多级流水线技术提高了处理器的计算速度,降低了功耗和计算延迟,并采用微码编程提高了设计的通用性和可扩展性。该文基于该向量处理器实现了经典的KAF方法,实验表明,在满足计算精度要求的前提下,该向量处理器与CPU相比,最高可获得22倍计算速度提升,功耗降为1/139,计算延迟降为1/26。 展开更多
关键词 核自适应滤波器 现场可编程逻辑门阵列 向量处理器 微码
在线阅读 下载PDF
基于FPGA的可扩展高速FFT处理器的设计与实现 被引量:6
14
作者 刘晓明 孙学 《电讯技术》 2005年第3期147-151,共5页
本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构... 本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。 展开更多
关键词 快速傅里叶变换 处理器 坐标旋转数字计算机 现场可编程门阵列 设计
在线阅读 下载PDF
嵌入式多线程处理器的执行控制设计方法的研究 被引量:3
15
作者 张文波 苑凌娇 +1 位作者 谭小波 付立冬 《沈阳理工大学学报》 CAS 2012年第4期1-5,共5页
针对目前单处理器系统利用软件执行多线程时线程切换开销大,编程实现比较复杂的问题,提出了一种用硬件实现的嵌入式多线程处理器,并深入地研究了如何利用硬件完成线程的调度管理、处理现场保护以减少系统进行线程切换和调度的开销等方... 针对目前单处理器系统利用软件执行多线程时线程切换开销大,编程实现比较复杂的问题,提出了一种用硬件实现的嵌入式多线程处理器,并深入地研究了如何利用硬件完成线程的调度管理、处理现场保护以减少系统进行线程切换和调度的开销等方法。为了实现零处理时间切换的目标,采用并行方法对寄存器及线程执行状态等私有资源切换、保存和恢复等。通过该研究实现的处理器与软件实现的多线程调度进行了对比,仿真结果表明,该方法可有效提高系统多线程处理的效率及安全性,降低在多线程环境下程序开发的复杂性。 展开更多
关键词 多线程处理器 多线程处理 现场可编程门阵列 流水线 有限状态机
在线阅读 下载PDF
基于龙芯3A处理器的雷达终端实现 被引量:2
16
作者 张晓明 《现代雷达》 CSCD 北大核心 2013年第10期81-83,共3页
阐述了一种基于龙芯3A处理器的雷达终端的系统架构、设计和实现。文中设计采用国产化处理器和高性能图形处理器,结合大规模可编程器件应用,通过高速总线实现TV/IR视频、雷达视频采集、分类传输处理和高分辨率显示。该设计具有处理器国... 阐述了一种基于龙芯3A处理器的雷达终端的系统架构、设计和实现。文中设计采用国产化处理器和高性能图形处理器,结合大规模可编程器件应用,通过高速总线实现TV/IR视频、雷达视频采集、分类传输处理和高分辨率显示。该设计具有处理器国产化、高性能、多功能、一体化的特点,信息安全性好、便于保障和维护,可适用于地面、车载等显控终端中。 展开更多
关键词 雷达终端 显示 国产化处理器 现场可编程门阵列 电视/红外 高速外设部件互联接口 嵌入式
在线阅读 下载PDF
基于FPGA的FFT处理器设计 被引量:4
17
作者 杨兴 谢志远 戎丽 《国外电子元器件》 2008年第5期25-28,共4页
针对快速傅里叶变换(FFT)算法的结构和特点,提出了一种基于现场可编程门阵列(FPGA)设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在QuartusⅡ软件环境下综合仿真,时... 针对快速傅里叶变换(FFT)算法的结构和特点,提出了一种基于现场可编程门阵列(FPGA)设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在QuartusⅡ软件环境下综合仿真,时序分析结果与Matlab计算结果相一致验证了设计的正确性。FFT与FPGA相结合提高了运算速度,扩大了FFT的应用领域。 展开更多
关键词 数字信号处理 快速傅里叶变换 现场可编程门阵列 蝶形运算 EP1S25
在线阅读 下载PDF
SDI视频四合一图像处理器的设计 被引量:4
18
作者 陈丽 陆亨立 张维新 《电视技术》 北大核心 2003年第9期62-64,共3页
介绍了基于SDI标准接口的视频四合一图像处理器的设计思想和总体结构,具体分析了各部分功能。该方案利用SDI串行数字接口信号转变为ITU-RBT656标准的并行视频信号及其反变换等技术,结合VHDL对多个模块内的FPGA进行编程,使处理器实现在... 介绍了基于SDI标准接口的视频四合一图像处理器的设计思想和总体结构,具体分析了各部分功能。该方案利用SDI串行数字接口信号转变为ITU-RBT656标准的并行视频信号及其反变换等技术,结合VHDL对多个模块内的FPGA进行编程,使处理器实现在同一个显示器上显示4路不同的视频活动图像,提高了操作便利性,节省了大量空间和设备资源。 展开更多
关键词 SDI 图像处理器 串行数字接口 现场可编程门阵列 视频显示 视频信号 系统结构
在线阅读 下载PDF
DSP处理器单粒子翻转率测试系统的研制 被引量:3
19
作者 雷志军 蒋炯炜 +2 位作者 郭刚 薛海卫 雷志广 《半导体技术》 CAS 北大核心 2019年第1期73-79,共7页
航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽... 航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。 展开更多
关键词 DSP处理器 单粒子效应(SEE) 测试系统 抗辐照 单粒子翻转率 现场可编程门阵列(FPGA)
在线阅读 下载PDF
基于FPGA的高速实时三通道脉压处理器研究 被引量:2
20
作者 周芝梅 刘振宇 韩月秋 《现代雷达》 CSCD 北大核心 2003年第3期36-39,共4页
脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 ... 脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 96 .2 3μs内完成三路 5 12点信号的脉压。用块浮点的算法改善了定点算法的精度 。 展开更多
关键词 FPGA 三通道脉压处理器 信号处理 数字脉压 现场可编程门阵列 雷达
在线阅读 下载PDF
上一页 1 2 11 下一页 到第
使用帮助 返回顶部