-
题名一种新型纳米器件逻辑纠错专用集成电路架构
被引量：1
- 1
-
-
作者
窦怀阳
薛晓勇
冯洁
-
机构
上海交通大学薄膜与微细技术教育部重点实验室
复旦大学专用集成电路与系统国家重点实验室
-
出处
《半导体技术》
CAS
北大核心
2020年第2期116-121,共6页
-
基金
国家自然科学基金资助项目(61704029,61874028,61834009).
-
文摘
新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充。为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的纳米器件逻辑门电路。使用基于硬件描述语言的缺陷注入技术来仿真架构,仿真结果表明,这种架构可以100%检测缺陷和错误。为取得最小的纠错代价,需要保持尽可能小的单元阵列尺寸。Hspice软件仿真结果表明,碳纳米管或非(NOR)门输出延迟为2.89 ps,平均功耗为6.748 pW,与现有CMOS技术相比功耗降低2个数量级。
-
关键词
内嵌自修复(BISR)
现场可编程纳米线互连(fpni)
纳米器件逻辑
碳纳米管场效应管(CNTFET)
电路纠错
-
Keywords
built-in self-repair(BISR)
field-programmable nanowire interconnect(fpni)
nanodevice logic
carbon nanotube field effect transistor(CNTFET)
circuit fault-tolerant
-
分类号
TB383.1
[一般工业技术—材料科学与工程]
TN492
[电子电信—微电子学与固体电子学]
-
-
题名基于层次化重复单元的FPGA结构描述方法
被引量：3
- 2
-
-
作者
胡敏
王健
来金梅
-
机构
复旦大学专用集成电路国家重点实验室
-
出处
《计算机工程》
CAS
CSCD
2013年第7期318-320,F0003,共4页
-
基金
国家"863"计划基金资助项目(2012AA012001)
-
文摘
针对具有多种逻辑块和互连线结构的现代主流现场可编程门阵列(FPGA),给出一种通用的FPGA结构描述方法。根据FPGA硬件版图由几类重复单元在水平和垂直方向复制拼接而成的特点,提出基于层次化重复单元的FPGA结构模型,在该模型的基础上,通过定义一套完整的语法来描述FPGA。实验结果表明,该方法能正确描述FPGA硬件信息,并配合FPGA软件系统正常工作,具有结构通用和描述文件小的优点。
-
关键词
现场可编程门阵列
逻辑块
互连线
重复单元
结构模型
结构描述
-
Keywords
Field Programmable Gate Array（FPGA）
logic block
interconnect lines
tile
architecture model
architecture description
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
