期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
符合ISO/IEC 15693协议的专用RFID并行晶圆测试系统设计
被引量：
2
1
作者
范巍
景为平
《实验室研究与探索》
CAS
北大核心
2017年第11期130-134,154,共6页
针对遵循ISO/IEC 15693协议的RFID(radio frequency identification)晶圆测试效率低下的问题,提出了一种16通道并行测试系统的方法,选用FPGA(field programmable gate array)作为逻辑处理器,使用并行处理的方法高效地实现逻辑功能;设计...
针对遵循ISO/IEC 15693协议的RFID(radio frequency identification)晶圆测试效率低下的问题,提出了一种16通道并行测试系统的方法,选用FPGA(field programmable gate array)作为逻辑处理器,使用并行处理的方法高效地实现逻辑功能;设计专用硬件测试电路,成本低、针对性强;采用16通道并行测试方法,大幅度提高测试效率;采用射频耦合式测试方法,完全模拟芯片的实际工作状态,保证测试结果与实际应用结果一致。实际测试中,测试晶圆为8 in(203 mm)。如果采用单通道串行测试系统,整片测试时间为36 h;采用16通道并行测试系统,测试时间为2.26 h。结果表明采用16通道并行测试的方法可以节约93.8%的时间,大大提高了测试效率,缩短了测试时间。
展开更多
关键词
射频识别
现场可编程序门阵列
测试效率
晶圆
在线阅读
下载PDF
职称材料
题名
符合ISO/IEC 15693协议的专用RFID并行晶圆测试系统设计
被引量：
2
1
作者
范巍
景为平
机构
南通大学江苏省集成电路设计重点实验室
出处
《实验室研究与探索》
CAS
北大核心
2017年第11期130-134,154,共6页
基金
低功耗射频识别标签研发(BE2013008-3)
江苏省产学研联合创新资金-前瞻性联合研究项目(BY2013042-03)
文摘
针对遵循ISO/IEC 15693协议的RFID(radio frequency identification)晶圆测试效率低下的问题,提出了一种16通道并行测试系统的方法,选用FPGA(field programmable gate array)作为逻辑处理器,使用并行处理的方法高效地实现逻辑功能;设计专用硬件测试电路,成本低、针对性强;采用16通道并行测试方法,大幅度提高测试效率;采用射频耦合式测试方法,完全模拟芯片的实际工作状态,保证测试结果与实际应用结果一致。实际测试中,测试晶圆为8 in(203 mm)。如果采用单通道串行测试系统,整片测试时间为36 h;采用16通道并行测试系统,测试时间为2.26 h。结果表明采用16通道并行测试的方法可以节约93.8%的时间,大大提高了测试效率,缩短了测试时间。
关键词
射频识别
现场可编程序门阵列
测试效率
晶圆
Keywords
radio frequency identification （RFID）
field programmable gate array（FPGA）
test efficiency
wafer
分类号
TN4 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
符合ISO/IEC 15693协议的专用RFID并行晶圆测试系统设计
范巍
景为平
《实验室研究与探索》
CAS
北大核心
2017
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
