-
题名嵌入式微处理器片上调试系统的设计和验证
被引量：1
- 1
-
-
作者
龚令侃
卢景芬
-
机构
华东计算技术研究所
-
出处
《计算机工程》
CAS
CSCD
北大核心
2008年第B09期131-133,共3页
-
文摘
为了尽可能保持芯片原有体系结构,综合基于软件监控和基于JTAG的2种方法,提出扩展嵌入式处理器片上调试系统的完整解决方案。该系统包括PC端的开发环境IDE、命令转发与控制子系统Probe和支持JTAG标准的目标CPU等部分。通过软硬件协同设计和验证,确保系统划分正确,子系统协调工作,并缩短了调试系统的开发周期。
-
关键词
嵌入式微处理器
片上调试系统
软硬件协同设计和验证
-
Keywords
embedded microprocessor
on-chip debug system
software/hardware co-design and co-verification
-
分类号
N945
[自然科学总论—系统科学]
-
-
题名基于扫描链的可编程片上调试系统
被引量：1
- 2
-
-
作者
陈华军
娄卓阳
王焕东
刘慧
王琳
-
机构
计算机体系结构国家重点实验室(中国科学院计算技术研究所)
中国科学院计算技术研究所
中国科学院大学
龙芯中科技术有限公司
-
出处
《高技术通讯》
CAS
CSCD
北大核心
2015年第6期584-592,共9页
-
基金
国家"核高基"科技重大专项课题(2009ZX01028-002-003
2009ZX01029-001-003
+12 种基金
2010ZX01036-001-002
2012ZX01029-001-002-002
2014ZX01020201)
国家自然科学基金(61221062
61133004
61173001
61232009
61222204
61432016)
863计划(2012AA010901
2012AA011002
2012AA012202
2013AA014301)资助项目
-
文摘
研究了用于检验硅后芯片的硅后调试技术,考虑到现有的硅后调试技术缺乏实时监测芯片内部运行状态的能力,导致故障诊断的结果很不准确,提出一种基于扫描链的新的可编程片上调试系统。该系统充分利用芯片的片上传输总线,通过添加极少的硬件电路,使芯片能够实时监测自身的运行状态,并在满足程序设定的条件后,自动触发故障诊断模式。该系统充分利用芯片内建扫描链,通过控制扫描链实现对芯片内部状态精确配置和观测。此外,该系统通过片上时钟电路对调试时钟进行精确控制,保证各模式时钟切换的正确性,同时还支持实速测试,为时序分析和调试提供新途径。该系统已在最新一款龙芯高性能通用处理器芯片上得到成功应用。
-
关键词
硅后调试
片上调试系统
可编程
可调试性设计
故障诊断
实速测试
-
Keywords
post-silicon debug, on-chip debug system, programmable, design for debug, fault diagnosis, atspeed test
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
-
题名一种扩展的片上实时调试系统设计
被引量：8
- 3
-
-
作者
赵岩
张果
张春
王志华
-
机构
中南大学物理学院
清华大学电子工程系
清华大学微电子所
-
出处
《计算机工程》
EI
CAS
CSCD
北大核心
2006年第8期283-284,F0003,共3页
-
基金
国家"973"计划基金资助项目"SOC设计的若干关键技术"(G2000036508)
国家自然科学基金资助项目"空间飞行器中实时图像压缩的若干问题研究"(60372021)
-
文摘
提出了一种为不支持调试模式的CPU扩展调试功能的系统设计方法。该方法在保持原CPU结构性和完整性的情况下,在片上增加了CPU监视/运行分析模块、调试控制模块、时钟/复位管理和JTAG兼容的调试访问接口,用较少的硬件开销实现了指令/数据断点、单步、运行/停止、CPU复位、查看CPU核心寄存器、读取/修改外部存储器以及在线编程等功能,且调试命令的设置和执行完全独立于CPU,保证了CPU运行的实时性。
-
关键词
调试模式
片上调试系统
门控时钟
JTAG
-
Keywords
Debug mode
On-chip debug system
Gated clock
JTAG
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名基于JTAG的片上调试器与调试系统的设计实现
被引量：12
- 4
-
-
作者
常志恒
肖铁军
史顺波
-
机构
江苏大学计算机科学与通信工程学院
-
出处
《计算机工程与应用》
CSCD
2012年第30期78-82,共5页
-
文摘
提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。
-
关键词
片上调试器
片上调试系统
复杂指令集计算机(CISC)处理器
联合测试行动组(JTAG)
边界扫描
-
Keywords
On-Chip-Debugger（OCD）
on chip debug system
Complex Instruction Set Computer（CISC）processor
Joint Test Action Group（JTAG）
boundary scan
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
