期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于嵌入式CPU的加解密子系统
1
作者
王剑非
马德
+3 位作者
熊东亮
陈亮
黄凯
葛海通
《计算机工程》
CAS
CSCD
2014年第9期183-189,共7页
针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用...
针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。
展开更多
关键词
加解密子
系统
系统
复用
片上系统集成
高级加密标准
数据加密标准
在线阅读
下载PDF
职称材料
基于物联网的社区心电监护系统设计
被引量:
4
2
作者
刘元建
李红利
+3 位作者
张荣华
柳干
王舒欢
修春波
《传感器与微系统》
CSCD
2015年第8期112-115,共4页
将物联网与传统心电图(ECG)监护系统相结合,以Zig Bee无线通信技术为核心,设计了一种具有自动报警功能的社区心电监护系统,实现了心电数据的自动采集、处理、诊断、异常报警与无线传输。该系统采用无线通信技术传输数据,可以减少系统的...
将物联网与传统心电图(ECG)监护系统相结合,以Zig Bee无线通信技术为核心,设计了一种具有自动报警功能的社区心电监护系统,实现了心电数据的自动采集、处理、诊断、异常报警与无线传输。该系统采用无线通信技术传输数据,可以减少系统的连线。系统中的心电分析算法可以实时显示和在线分析心电信号,提取心电信号中的疾病特征,实现心脏疾病的自动诊断和预测。实验结果表明:所设计的心电监护系统,能够准确采集心电信号。将物联网技术应用在智能心电监护系统上,便于对社区患者进行统一监管。
展开更多
关键词
心电图
无线传感器网络
Zig
BEE
集成
片
上系统
社区医疗
在线阅读
下载PDF
职称材料
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
被引量:
3
3
作者
黄继业
谢辉
董哲康
《实验室研究与探索》
CAS
北大核心
2022年第8期14-18,76,共6页
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流...
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。
展开更多
关键词
通信测试
单芯
片
集成
多处理器
片
上系统
第五代移动通信技术
宽带收发器
软件无线电实验平台
在线阅读
下载PDF
职称材料
DVB通用解扰算法的高性能IP核设计
被引量:
2
4
作者
贺光辉
罗飞
+1 位作者
俞伟
周祖成
《半导体技术》
CAS
CSCD
北大核心
2005年第1期24-27,34,共5页
提出了DVB通用解扰算法高性能IP核设计、验证和测试的方法,着重描述了IP核的可重用设计,使本IP核与多种总线能互连。整个设计采用VHDL语言设计,在Altera的FPGA和富士通CE66库上进行了综合和验证。最终在富士通CE66库上实现的IP核最高时...
提出了DVB通用解扰算法高性能IP核设计、验证和测试的方法,着重描述了IP核的可重用设计,使本IP核与多种总线能互连。整个设计采用VHDL语言设计,在Altera的FPGA和富士通CE66库上进行了综合和验证。最终在富士通CE66库上实现的IP核最高时钟频率为212.8MHz,数据率可以达到1.7024Gbps。
展开更多
关键词
IP核
片上系统集成
可重用
通用解扰算法
在线阅读
下载PDF
职称材料
题名
基于嵌入式CPU的加解密子系统
1
作者
王剑非
马德
熊东亮
陈亮
黄凯
葛海通
机构
公安部第一研究所
杭州电子科技大学微电子CAD所
浙江大学超大规模集成电路设计研究所
杭州中天微系统有限公司
出处
《计算机工程》
CAS
CSCD
2014年第9期183-189,共7页
基金
国家科技重大专项基金资助项目"宽带多媒体集群系统技术验证(中速模式)"(2011ZX03004-004)
文摘
针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。
关键词
加解密子
系统
系统
复用
片上系统集成
高级加密标准
数据加密标准
Keywords
encryption and decryption subsystem
system reuse
System-on-Chip(SoC)integration
Advanced Encryption Standard(AES)
Data Encryption Standard(DES)
分类号
TP309 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于物联网的社区心电监护系统设计
被引量:
4
2
作者
刘元建
李红利
张荣华
柳干
王舒欢
修春波
机构
天津工业大学电气工程与自动化学院
出处
《传感器与微系统》
CSCD
2015年第8期112-115,共4页
基金
国家自然科学基金资助项目(61203302)
天津市应用基础与前沿技术研究计划资助项目(14JCYBJC18900)
文摘
将物联网与传统心电图(ECG)监护系统相结合,以Zig Bee无线通信技术为核心,设计了一种具有自动报警功能的社区心电监护系统,实现了心电数据的自动采集、处理、诊断、异常报警与无线传输。该系统采用无线通信技术传输数据,可以减少系统的连线。系统中的心电分析算法可以实时显示和在线分析心电信号,提取心电信号中的疾病特征,实现心脏疾病的自动诊断和预测。实验结果表明:所设计的心电监护系统,能够准确采集心电信号。将物联网技术应用在智能心电监护系统上,便于对社区患者进行统一监管。
关键词
心电图
无线传感器网络
Zig
BEE
集成
片
上系统
社区医疗
Keywords
ECG
wireless sensor networks (WSNs)
Zig Bee
integrated system on chip
community healthcare
分类号
TP29 [自动化与计算机技术—检测技术与自动化装置]
在线阅读
下载PDF
职称材料
题名
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
被引量:
3
3
作者
黄继业
谢辉
董哲康
机构
杭州电子科技大学电子信息学院
出处
《实验室研究与探索》
CAS
北大核心
2022年第8期14-18,76,共6页
基金
国家自然科学基金项目(62001149)。
文摘
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。
关键词
通信测试
单芯
片
集成
多处理器
片
上系统
第五代移动通信技术
宽带收发器
软件无线电实验平台
Keywords
communication test
multi-processor system on chip(MPSoC)
fifth generation mobile communication technology(5G)
wide-band transceiver
software-defined radio(SDR)experimental platform
分类号
TN919.6 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
DVB通用解扰算法的高性能IP核设计
被引量:
2
4
作者
贺光辉
罗飞
俞伟
周祖成
机构
清华大学电子工程系
出处
《半导体技术》
CAS
CSCD
北大核心
2005年第1期24-27,34,共5页
文摘
提出了DVB通用解扰算法高性能IP核设计、验证和测试的方法,着重描述了IP核的可重用设计,使本IP核与多种总线能互连。整个设计采用VHDL语言设计,在Altera的FPGA和富士通CE66库上进行了综合和验证。最终在富士通CE66库上实现的IP核最高时钟频率为212.8MHz,数据率可以达到1.7024Gbps。
关键词
IP核
片上系统集成
可重用
通用解扰算法
Keywords
IP Core
system on chip
reuse
common descrambling algorithm
分类号
TN402 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于嵌入式CPU的加解密子系统
王剑非
马德
熊东亮
陈亮
黄凯
葛海通
《计算机工程》
CAS
CSCD
2014
0
在线阅读
下载PDF
职称材料
2
基于物联网的社区心电监护系统设计
刘元建
李红利
张荣华
柳干
王舒欢
修春波
《传感器与微系统》
CSCD
2015
4
在线阅读
下载PDF
职称材料
3
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
黄继业
谢辉
董哲康
《实验室研究与探索》
CAS
北大核心
2022
3
在线阅读
下载PDF
职称材料
4
DVB通用解扰算法的高性能IP核设计
贺光辉
罗飞
俞伟
周祖成
《半导体技术》
CAS
CSCD
北大核心
2005
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部