期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
多核虚拟可重构结构加速逻辑电路演化设计的研究
被引量：
2
1
作者
王进
李丽芳
任小龙
《高技术通讯》
CAS
CSCD
北大核心
2012年第4期340-347,共8页
提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以...
提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。
展开更多
关键词
数字电路
逻辑电路
演化
硬件(EHW)
演化
算法
(
ea
)
并行
算法
在线阅读
下载PDF
职称材料
题名
多核虚拟可重构结构加速逻辑电路演化设计的研究
被引量：
2
1
作者
王进
李丽芳
任小龙
机构
重庆邮电大学计算机科学与技术研究所
出处
《高技术通讯》
CAS
CSCD
北大核心
2012年第4期340-347,共8页
基金
重庆市自然科学基金（2009BB2080）和教育部留学回国人员科研启动基金（教外司留[2010]1174号）资助项目.
文摘
提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。
关键词
数字电路
逻辑电路
演化
硬件(EHW)
演化
算法
(
ea
)
并行
算法
Keywords
digital circuits, logic circuits, evolvable hardware（EHW）, evolutionary lel algorithm algorithm （
ea
） , parallel algorithm
分类号
TP301.6 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
多核虚拟可重构结构加速逻辑电路演化设计的研究
王进
李丽芳
任小龙
《高技术通讯》
CAS
CSCD
北大核心
2012
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
