检索结果-维普期刊中文期刊服务平台

Posit浮点部件实现: 1; 作者陈子钰何军 +4 位作者尹飞颜世云杨剑新文周旺马启皓《计算机应用》北大核心 2025年第S1期163-169,共7页; 首先,介绍Posit浮点格式及相关研究现状;其次,设计并实现一组Posit浮点运算指令,包含7条算术运算指令、3条比较指令和14条格式转换指令;最后,实现一个能全流水执行的Posit浮点部件,并评估它的实现性。该部件支持Posit(32,2)、Posit(32,3... 展开更多; 关键词 Posit 浮点算术融合乘加浮点转换指令集; 在线阅读下载PDF 职称材料

定制VLIW结构实现四精度浮点基本函数被引量：1: 2; 作者雷元武窦勇 +1 位作者倪时策周杰《电子学报》 EI CAS CSCD 北大核心 2012年第9期1715-1722,共8页; 本文针对科学应用中基本函数种类多、实现复杂、使用频率低的特点,提出一种定制VLIW结构四精度浮点基本函数协处理器(QPC-Processor).该结构通过显示并行技术挖掘基本函数实现算法的并行性,在同一硬件平台上通过元操作的不同组合来计算... 展开更多; 关键词四精度浮点算术超长指令字基本函数 CORDIC算法; 在线阅读下载PDF 职称材料

单双精度浮点加法的可重构设计研究被引量：1: 3; 作者范继聪洪琪《计算机工程与设计》 CSCD 北大核心 2013年第11期3889-3893,共5页; 为了节约资源,提高浮点加法运算的灵活性,提出一种支持一个双精度浮点加法和两个并行的单精度浮点加法的可重构加法器结构。该加法器结构遵循IEEE754标准,可以实现在双精度浮点加法和单精度浮点加法之间的功能切换,实现资源重用。通过... 展开更多; 关键词浮点算术运算可重构设计 IEEE754标准功能切换资源重用; 在线阅读下载PDF 职称材料

基于FPGA的高精度科学计算加速器研究被引量：10: 4; 作者雷元武窦勇郭松《计算机学报》 EI CSCD 北大核心 2012年第1期112-122,共11页; 探索了FPGA平台加速高精度科学计算应用的能力和灵活性.首先,研究科学计算中最常用的操作——向量内积,提出基于定点操作的精确向量内积算法.以IEEE 754-2008标准的四精度(Quadruple Precision)浮点算术为例,在FPGA平台上设计了一个基... 展开更多; 关键词四精度浮点算术 LU分解 MGS-QR分解 FPGA 硬件加速器 E量级计算; 在线阅读下载PDF 职称材料

基于双倍双精度施密特正交化方法的QR分解算法被引量：2: 5; 作者金洁茜谢和虎 +2 位作者杜配冰全哲姜浩《计算机科学》 CSCD 北大核心 2023年第6期45-51,共7页; 当矩阵的规模较大或者条件数较高时,格拉姆-施密特(Gram-Schmidt)正交化算法和其相关修正算法时常表现出数值不稳定性的现象。为了解决该问题,探索了修正Gram-Schmidt算法(MGS)中舍入误差的累积效应,然后基于无误差变换技术和双倍双精... 展开更多; 关键词施密特正交化算法 QR分解无误差变换双倍双精度算法舍入误差浮点算术; 在线阅读下载PDF 职称材料

题名Posit浮点部件实现: 1; 作者陈子钰何军尹飞颜世云杨剑新文周旺马启皓; 机构上海高性能集成电路设计中心; 出处《计算机应用》北大核心 2025年第S1期163-169,共7页; 文摘首先,介绍Posit浮点格式及相关研究现状;其次,设计并实现一组Posit浮点运算指令,包含7条算术运算指令、3条比较指令和14条格式转换指令;最后,实现一个能全流水执行的Posit浮点部件,并评估它的实现性。该部件支持Posit(32,2)、Posit(32,3)和Posit(32,6)这3种格式,包含5级流水的Posit浮点融合乘加(PFMA)子部件和3级流水的Posit浮点格式转换(PFCVT)子部件。相较于支持FP32格式的浮点部件,所提Posit浮点部件在Posit(32,2)格式下的操作数尾数和结果尾数的最大位宽增加了4 bit,并在Posit(32,6)格式下的指数的动态范围提升了近1 072 decades,显著提高了数据表示范围和灵活性;同时,在Posit(32,6)格式下支持的数据动态范围比FP64大了近524 decades。可见,所提部件可用于探索Posit(32,6)在特定领域和应用中替代FP64的可行性,以减少计算系统的存储、访存和通信开销,从而提高计算能效。; 关键词 Posit 浮点算术融合乘加浮点转换指令集; Keywords Posit floating point arithmetic fused multiply-accumulate floating point conversion instruction set; 分类号 TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名定制VLIW结构实现四精度浮点基本函数被引量：1: 2; 作者雷元武窦勇倪时策周杰; 机构国防科学技术大学计算机学院; 出处《电子学报》 EI CAS CSCD 北大核心 2012年第9期1715-1722,共8页; 基金国家自然科学基金(No.61125201); 文摘本文针对科学应用中基本函数种类多、实现复杂、使用频率低的特点,提出一种定制VLIW结构四精度浮点基本函数协处理器(QPC-Processor).该结构通过显示并行技术挖掘基本函数实现算法的并行性,在同一硬件平台上通过元操作的不同组合来计算多种基本函数.同时,本文还提出基本函数元操作序列到定制VLIW指令的映射算法,指导基本函数的设计.最后,在FPGA平台上进行验证.实验结果表明,相对软件实现,单个QPC-Processor能够取得6倍以上的加速比,而且,QFC-Processor在同一硬件平台上实现多种类型的算法,弥补单一算法的不足,获得较高的硬件资源利用率.; 关键词四精度浮点算术超长指令字基本函数 CORDIC算法; Keywords quadruple precision floating-point arithmetic very long instruction word（VLIW） elementary function CORDIC algorithm; 分类号 TN302 [电子电信—物理电子学]; 在线阅读下载PDF 职称材料

题名单双精度浮点加法的可重构设计研究被引量：1: 3; 作者范继聪洪琪; 机构安徽大学电子信息工程学院; 出处《计算机工程与设计》 CSCD 北大核心 2013年第11期3889-3893,共5页; 基金专用集成电路与系统国家重点实验室开放课题基金项目(10KF014); 文摘为了节约资源,提高浮点加法运算的灵活性,提出一种支持一个双精度浮点加法和两个并行的单精度浮点加法的可重构加法器结构。该加法器结构遵循IEEE754标准,可以实现在双精度浮点加法和单精度浮点加法之间的功能切换,实现资源重用。通过大量的测试验证,该结构功能完全正确。通过资源共用,可以避免资源闲置,综合结果显示该设计在比双精度浮点加法器多用23.5%面积的前提下,可以并行实现两个单精度浮点加法,比实现相同功能的一个双精度浮点加法器和两个单精度浮点加法器共节省40%左右的面积。; 关键词浮点算术运算可重构设计 IEEE754标准功能切换资源重用; Keywords floating-point arithmetic operation reconfigurable design IEEE754 standard function switch resource reuse; 分类号 TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于FPGA的高精度科学计算加速器研究被引量：10: 4; 作者雷元武窦勇郭松; 机构国防科学技术大学计算机学院; 出处《计算机学报》 EI CSCD 北大核心 2012年第1期112-122,共11页; 基金国家"八六三"高技术研究发展计划项目基金(2008AA01A201) 国家自然科学基金重点项目(60833004 61125201)资助~~; 文摘探索了FPGA平台加速高精度科学计算应用的能力和灵活性.首先,研究科学计算中最常用的操作——向量内积,提出基于定点操作的精确向量内积算法.以IEEE 754-2008标准的四精度(Quadruple Precision)浮点算术为例,在FPGA平台上设计了一个基于全展开方法的全流水四精度浮点乘累加单元(QPMAC):提出两级存储策略精确存储乘累加和;采用保留进位累加策略减少定点加法器位宽、简化进位处理、优化关键路径;引入累加和划分策略,实现流水吞吐率.最后,在XC5VLX330FPGA芯片上设计一个LU分解和MGS-QR分解加速器原型来验证QPMAC的性能.实验结果表明,与运行在Intel四核处理器上的基于OpenMP的并行算法相比,集成4个QP-MAC单元的加速器能获得42倍到97倍的性能提升,并且能获得更高结果精度和更低能量消耗.; 关键词四精度浮点算术 LU分解 MGS-QR分解 FPGA 硬件加速器 E量级计算; Keywords quadruple precision floating-point arithmetic LU decomposition MGS-QR decomposition FPGA hardware accelerator ExeScale computation; 分类号 TP302 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于双倍双精度施密特正交化方法的QR分解算法被引量：2: 5; 作者金洁茜谢和虎杜配冰全哲姜浩; 机构湖南大学信息科学与工程学院中国科学院数学与系统科学研究院西北核技术研究所国防科技大学计算机学院; 出处《计算机科学》 CSCD 北大核心 2023年第6期45-51,共7页; 基金国家自然科学基金(61907034) 国家重点研发计划(2020YFA0709803) 科学挑战专题(TZ2016002)。; 文摘当矩阵的规模较大或者条件数较高时,格拉姆-施密特(Gram-Schmidt)正交化算法和其相关修正算法时常表现出数值不稳定性的现象。为了解决该问题,探索了修正Gram-Schmidt算法(MGS)中舍入误差的累积效应,然后基于无误差变换技术和双倍双精度算法,设计并实现了双倍双精度修正Gram-Schmidt正交化算法(DDMGS)。该算法的精度测试中显示所提算法较分块施密特正交化(BMGS_SVL,BMGS_CWY,BCGS_PIP与BCGS_PIO)的变体算法具有更好的数值稳定性,证明了DDMGS算法能够有效地减少矩阵的正交性损失,提升数值精度,展示了所提算法的可靠性。在算法的性能测试中,首先计算并比较了不同算法的浮点计算量(flops),随后将所提DDMGS算法与修正施密特正交化算法在ARM和Intel两款处理器上作比较,虽然DDMGS算法的运行时间分别是MGS的5.03倍和18.06倍左右,但获得了明显的精度提升效果。; 关键词施密特正交化算法 QR分解无误差变换双倍双精度算法舍入误差浮点算术; Keywords Gram-Schmidt algorithm QR decomposition Error-free transformation Double-double precision algorithm Roundoff error Floating-point arithmetic; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	Posit浮点部件实现	陈子钰何军尹飞颜世云杨剑新文周旺马启皓	《计算机应用》北大核心	2025	0	在线阅读下载PDF 职称材料
2	定制VLIW结构实现四精度浮点基本函数	雷元武窦勇倪时策周杰	《电子学报》 EI CAS CSCD 北大核心	2012	1	在线阅读下载PDF 职称材料
3	单双精度浮点加法的可重构设计研究	范继聪洪琪	《计算机工程与设计》 CSCD 北大核心	2013	1	在线阅读下载PDF 职称材料
4	基于FPGA的高精度科学计算加速器研究	雷元武窦勇郭松	《计算机学报》 EI CSCD 北大核心	2012	10	在线阅读下载PDF 职称材料
5	基于双倍双精度施密特正交化方法的QR分解算法	金洁茜谢和虎杜配冰全哲姜浩	《计算机科学》 CSCD 北大核心	2023	2	在线阅读下载PDF 职称材料