-
题名一种64位浮点乘加器的设计与实现
被引量：3
- 1
-
-
作者
靳战鹏
白永强
沈绪榜
-
机构
西北工业大学计算机学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2006年第18期95-98,共4页
-
基金
西北工业大学"研究生创业种子基金"资助项目(编号:Z20040050)
-
文摘
乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用。论文针对PowerPC603e微处理器系统,基于SMIC0.25μm1P5MCMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使用改进Booth算法、平衡的4-2压缩器构成的Wallace树形结构、先行进位加法器的支持IEEE-754标准的64bit浮点乘加器。
-
关键词
改进Booth2算法
浮点乘加器
WALLACE树
全定制
-
Keywords
improved Booth algorithm, multiply-add, Wallace tree ,full-custom design
-
分类号
TP312
[自动化与计算机技术—计算机软件与理论]
-
-
题名一种改进的浮点乘加器结构的延时分析
- 2
-
-
作者
靳战鹏
沈绪榜
田芳芳
-
机构
西北工业大学计算机学院
-
出处
《计算机应用研究》
CSCD
北大核心
2006年第6期85-87,120,共4页
-
基金
国防"十五"预研课题资助项目(41308010108)
西北工业大学研究生创业种子基金资助项目(Z20040050)
-
文摘
针对一种改进的浮点乘加器结构,对关键路径的延时进行定量的估算,并将其与传统乘加器结构的延时进行比较。
-
关键词
浮点乘加器
关键路径
前导零
延时
-
Keywords
Floating-point Fused Multiply-add
Critical Path
Leading-zero
Latency
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
-
题名高性能多通道浮点乘加器
- 3
-
-
作者
罗旻
沈绪榜
高德远
-
机构
西北工业大学计算机学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2006年第12期12-15,26,共5页
-
基金
国家部委"十五"预研课题资助项目
-
文摘
随着面向数字信号处理以及其他相关领域的专用微处理技术的发展,浮点乘加运算变得日益重要。该操作将乘法和加法相融合,节省了整个运算的执行延时。基于多通路的思想,文章提出了一种改进的多通道浮点乘加器结构。根据对阶时A相对于B×C乘积的位置,将整个处理过程分为四条数据通路,采用不同的数据处理通路,避免了不必要的处理延时。通过对比得出:多通道浮点乘加器无论在速度以及功耗上,都具有一定的优势。
-
关键词
浮点乘加器
多通道
低功耗
数字信号处理
-
Keywords
floating-point fused multiply-add,multi-path,low power
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
