检索结果-维普期刊中文期刊服务平台

伪单输入跳变测试序列的测试生成器设计: 1; 作者陈卫兵汤兰《沈阳工业大学学报》 EI CAS 2008年第1期108-111,共4页; 为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的... 展开更多; 关键词低功耗设计内建自测试测试生成器线性反馈移位寄存器伪单输入跳变; 在线阅读下载PDF 职称材料

Object-Z规格说明测试用例的自动生成器被引量：5: 2; 作者许庆国缪淮扣 +1 位作者曹晓夏胡晓波《软件学报》 EI CSCD 北大核心 2011年第6期1155-1168,共14页; 对Object-Z形式规格说明构造测试用例的研究,目前主要集中在理论研究阶段,测试用例的自动生成几乎没有相应的工具支持.Object-Z是基于数学和逻辑的语言,并大量使用了模式复合和简写形式,这给计算机提取完整语义用以自动产生测试用例造... 展开更多; 关键词基于规格说明的测试 OBJECT-Z 语义提取测试用例生成器; 在线阅读下载PDF 职称材料

时延故障低成本单跳变测试序列生成器(英文): 3; 作者杨德才谢永乐陈光 《四川大学学报（工程科学版）》 EI CAS CSCD 北大核心 2008年第4期166-171,共6页; 为了避免时延故障测试因额外测试器插入导致过高的硬件成本和性能降低,本文提出了一种内建自测试测试向量生成器设计。该方案通过对累加器结构作低成本的设计改进,并通过一种高效的单跳变序列生成算法设计了时延故障测试序列生成器。该... 展开更多; 关键词内建自测试时延故障测试测试序列生成器双向量测试; 在线阅读下载PDF 职称材料

用于I_(DDT)测试的BIST测试向量生成器被引量：2: 4; 作者汪昱邝继顺《计算机工程与科学》 CSCD 2005年第4期29-30,59,共3页; 检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法... 展开更多; 关键词 CMOS电路 k测试内建自测试 BIST模块测试向量生成器; 在线阅读下载PDF 职称材料

用于I_(DDT)测试的BIST测试向量生成器: 5; 作者邓小飞邝继顺《科学技术与工程》 2006年第1期60-63,共4页; 检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1～2的测试向量对。实验证明,它能以较少的测试向量... 展开更多; 关键词 IDDT BIST 测试向量生成器; 在线阅读下载PDF 职称材料

具有邻域子空间电路模块的低功耗测试设计被引量：5: 6; 作者肖继学谢永乐 +1 位作者陈光胡兵《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第1期137-142,共6页; 本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法。该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗。FPGA实现的由3～2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的... 展开更多; 关键词低功耗设计测试生成器; 在线阅读下载PDF 职称材料

基于确定性测试集的数字集成电路随机测试被引量：3: 7; 作者谢永乐陈光 《仪器仪表学报》 EI CAS CSCD 北大核心 2002年第6期576-578,共3页; 提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过确定性测试集的分类及随机化 ,该方法能生成高性能的随机测试多权集。和平凡随机测试及采用单权集下的随机测试相比 ,采用文中的方法在压缩测试长度的同时还可获得较高... 展开更多; 关键词确定性测试集加权随机测试自动测试生成器多权集数字集成电路故障诊断; 在线阅读下载PDF 职称材料

基于优化权集的数字集成电路随机测试: 8; 作者谢永乐陈光 《四川大学学报（工程科学版）》 EI CAS CSCD 2002年第4期104-107,共4页; 提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过将完备测试集分成若干子集 ,由每一子集计算产生子集中测试矢量的被测电路各主输入端取“1”值的概率组合即所谓的权集。通过减小测试子集生成概率的方差可以减少低生... 展开更多; 关键词自动测试生成器多权集生成概率故障诊断优化权集数字集成电路随机测试; 在线阅读下载PDF 职称材料

一种采用单双跳变的低功耗确定性BIST方案: 9; 作者张建伟丁秋红 +5 位作者周彬滕飞马万里王政操陈晓明李志远《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2016年第11期96-102,共7页; 为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测... 展开更多; 关键词扭环计数器低功耗确定性测试向量生成器单跳变; 在线阅读下载PDF 职称材料

题名伪单输入跳变测试序列的测试生成器设计: 1; 作者陈卫兵汤兰; 机构阜阳师范学院物理系; 出处《沈阳工业大学学报》 EI CAS 2008年第1期108-111,共4页; 文摘为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的基础上添加了简单的控制逻辑电路,从而得到一种新的伪单输入跳变测试序列,并且在基准电路上进行了实验.实验结果表明,该设计方案在降低功耗的同时可使测试的时间大大缩短.; 关键词低功耗设计内建自测试测试生成器线性反馈移位寄存器伪单输入跳变; Keywords low power design BIST test generator LFSR pseu-SIC; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名Object-Z规格说明测试用例的自动生成器被引量：5: 2; 作者许庆国缪淮扣曹晓夏胡晓波; 机构上海大学计算机工程与科学学院武汉大学软件工程国家重点实验室上海第二工业大学计算机与信息学院; 出处《软件学报》 EI CSCD 北大核心 2011年第6期1155-1168,共14页; 基金国家自然科学基金(60970007 61073050) +4 种基金武汉大学软件工程国家重点实验室开放基金(SKLSE2010-08-26); 文摘对Object-Z形式规格说明构造测试用例的研究,目前主要集中在理论研究阶段,测试用例的自动生成几乎没有相应的工具支持.Object-Z是基于数学和逻辑的语言,并大量使用了模式复合和简写形式,这给计算机提取完整语义用以自动产生测试用例造成了困难.通过展开Object-Z规格说明中的模式定义,改进Object-Z的文法结构,给出了提取Object-Z规格说明语义的方法,研究了从Object-Z规格说明产生测试用例的自动化过程.这一过程主要包含3个阶段:Object-Z语言的自动解析、语义自动抽取和测试用例自动产生.通过介绍的工具原型,可以很容易得到规格说明中的各种语义;基于某些测试准则,能够方便自动产生可视化的抽象测试用例.; 关键词基于规格说明的测试 OBJECT-Z 语义提取测试用例生成器; Keywords specification-based testing； Object-Z； semantics extraction； test case generator；; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名时延故障低成本单跳变测试序列生成器(英文): 3; 作者杨德才谢永乐陈光; 机构电子科技大学自动化工程学院; 出处《四川大学学报（工程科学版）》 EI CAS CSCD 北大核心 2008年第4期166-171,共6页; 基金国家自然科学基金资助项目(90407007); 文摘为了避免时延故障测试因额外测试器插入导致过高的硬件成本和性能降低,本文提出了一种内建自测试测试向量生成器设计。该方案通过对累加器结构作低成本的设计改进,并通过一种高效的单跳变序列生成算法设计了时延故障测试序列生成器。该设计改动微乎其微,通过将原有加法单元替换为一种改进的加法单元,对加法器原有关键通路无任何额外的时延影响。该累加器可执行通常的累加运算,在测试时又可担当测试器。与以往的方法相比,具有两个显著优点:低的硬件成本及低的时间开销。由于累加器在VLSI电路中普遍存在,本文的复用设计节省硬件成本,可有效用于强健时延故障的测试序列生成。; 关键词内建自测试时延故障测试测试序列生成器双向量测试; Keywords BIST delay fault testing test pattern generator two-pattern testing; 分类号 TP301 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名用于I_(DDT)测试的BIST测试向量生成器被引量：2: 4; 作者汪昱邝继顺; 机构湖南大学计算机与通信学院; 出处《计算机工程与科学》 CSCD 2005年第4期29-30,59,共3页; 基金国家自然科学基金资助项目(60173042) 湖南大学重点基金资助项目; 文摘检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法用于瞬态电流测试是有效的。; 关键词 CMOS电路 k测试内建自测试 BIST模块测试向量生成器; Keywords BIST test generation automatic control unit transient current testing; 分类号 TN433 [电子电信—微电子学与固体电子学] TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名用于I_(DDT)测试的BIST测试向量生成器: 5; 作者邓小飞邝继顺; 机构湖南大学计算机与通信学院; 出处《科学技术与工程》 2006年第1期60-63,共4页; 文摘检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1～2的测试向量对。实验证明,它能以较少的测试向量对检测出比较多的故障。; 关键词 IDDT BIST 测试向量生成器; Keywords IDDT BIST test generation; 分类号 TN06 [电子电信—物理电子学]; 在线阅读下载PDF 职称材料

题名具有邻域子空间电路模块的低功耗测试设计被引量：5: 6; 作者肖继学谢永乐陈光胡兵; 机构西华大学机械工程与自动化学院电子科技大学自动化工程学院; 出处《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第1期137-142,共6页; 基金国家自然科学基金(90407007) 西华大学人才培养/引进基金(R0820207) +1 种基金西华大学重点科研基金(2G0720901)资助项目; 文摘本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法。该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗。FPGA实现的由3～2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的测试动态功耗。接着研究了该低功耗测试的硬件实现。通过复用电路中的加法器,巧妙、成功地避免了额外逻辑异或功能模块的引入。该设计将测试的额外硬件开销降至最低且不需要电路结构的调整。该低功耗测试方法能测试出邻域子空间对应电路基本组建模块内的任意固定性组合失效,且不会降低原电路的性能。; 关键词低功耗设计测试生成器; Keywords low power design generator; 分类号 TP31 [自动化与计算机技术—计算机软件与理论] TN7 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名基于确定性测试集的数字集成电路随机测试被引量：3: 7; 作者谢永乐陈光; 机构电子科技大学CAT研究室; 出处《仪器仪表学报》 EI CAS CSCD 北大核心 2002年第6期576-578,共3页; 文摘提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过确定性测试集的分类及随机化 ,该方法能生成高性能的随机测试多权集。和平凡随机测试及采用单权集下的随机测试相比 ,采用文中的方法在压缩测试长度的同时还可获得较高的故障覆盖率。对标准电路的实验验证了该加权集生成算法的有效性。; 关键词确定性测试集加权随机测试自动测试生成器多权集数字集成电路故障诊断; Keywords Weighted random test Automatic test pattern generator (ATPG) Multiple weighted set Fault diagosis of digital integrated circuits; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于优化权集的数字集成电路随机测试: 8; 作者谢永乐陈光; 机构四川大学制造科学与工程学院电子科技大学CAT研究室; 出处《四川大学学报（工程科学版）》 EI CAS CSCD 2002年第4期104-107,共4页; 文摘提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过将完备测试集分成若干子集 ,由每一子集计算产生子集中测试矢量的被测电路各主输入端取“1”值的概率组合即所谓的权集。通过减小测试子集生成概率的方差可以减少低生成概率的测试矢量数 ,进而减小在高故障覆盖率下的测试长度。; 关键词自动测试生成器多权集生成概率故障诊断优化权集数字集成电路随机测试; Keywords weighted random test auto-test pattern generator multiple weight set generation probability fault diagnosis of digital system; 分类号 TN431.207 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名一种采用单双跳变的低功耗确定性BIST方案: 9; 作者张建伟丁秋红周彬滕飞马万里王政操陈晓明李志远; 机构大连理工大学电子科学与技术学院哈尔滨工业大学空间基础科学研究中心黑龙江大学电子工程学院; 出处《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2016年第11期96-102,共7页; 基金国家自然科学基金(61306091 61100031 +3 种基金 61340050 61204132) 黑龙江省高校重点实验室开放课题; 文摘为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测试向量,这样控制信号的长度约为确定性种子的1/2,有利于降低功耗并节约存储空间.其次,2-bit减法计数器合理地过滤了冗余向量,大大缩短了测试时间并降低总体能耗.最后,为了适应不同的测试需求,还设计了相应的测试向量压缩算法和三种x指定算法.实验结果表明,平均功耗分别降低了42.36%、32.32%、38.94%,测试长度分别减少了77.6%、86.1%、84.3%,测试数据分别压缩了79.4%、65.2%、68.1%.; 关键词扭环计数器低功耗确定性测试向量生成器单跳变; Keywords twisted ring counter low power deterministic test pattern generator single input change; 分类号 TN791 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	伪单输入跳变测试序列的测试生成器设计	陈卫兵汤兰	《沈阳工业大学学报》 EI CAS	2008	0	在线阅读下载PDF 职称材料
2	Object-Z规格说明测试用例的自动生成器	许庆国缪淮扣曹晓夏胡晓波	《软件学报》 EI CSCD 北大核心	2011	5	在线阅读下载PDF 职称材料
3	时延故障低成本单跳变测试序列生成器(英文)	杨德才谢永乐陈光	《四川大学学报（工程科学版）》 EI CAS CSCD 北大核心	2008	0	在线阅读下载PDF 职称材料
4	用于I_(DDT)测试的BIST测试向量生成器	汪昱邝继顺	《计算机工程与科学》 CSCD	2005	2	在线阅读下载PDF 职称材料
5	用于I_(DDT)测试的BIST测试向量生成器	邓小飞邝继顺	《科学技术与工程》	2006	0	在线阅读下载PDF 职称材料
6	具有邻域子空间电路模块的低功耗测试设计	肖继学谢永乐陈光胡兵	《仪器仪表学报》 EI CAS CSCD 北大核心	2010	5	在线阅读下载PDF 职称材料
7	基于确定性测试集的数字集成电路随机测试	谢永乐陈光	《仪器仪表学报》 EI CAS CSCD 北大核心	2002	3	在线阅读下载PDF 职称材料
8	基于优化权集的数字集成电路随机测试	谢永乐陈光	《四川大学学报（工程科学版）》 EI CAS CSCD	2002	0	在线阅读下载PDF 职称材料
9	一种采用单双跳变的低功耗确定性BIST方案	张建伟丁秋红周彬滕飞马万里王政操陈晓明李志远	《哈尔滨工业大学学报》 EI CAS CSCD 北大核心	2016	0	在线阅读下载PDF 职称材料