期刊文献+
共找到172篇文章
< 1 2 9 >
每页显示 20 50 100
轮内流水线型SM4算法的FPGA优化
1
作者 郭宇 贾小云 +2 位作者 蒋建伟 杨振英 段克盼 《陕西科技大学学报》 北大核心 2025年第3期174-180,共7页
针对SM4算法在现场可编程门阵列(FPGA)实现过程中结构复杂、运算速度慢的问题,基于流水线思想对SM4算法的FPGA实现方式做了进一步优化.对SM4算法的多种FPGA实现策略进行了分析,寻找出每种实现策略的关键路径.对SM4算法S盒的FPGA实现策... 针对SM4算法在现场可编程门阵列(FPGA)实现过程中结构复杂、运算速度慢的问题,基于流水线思想对SM4算法的FPGA实现方式做了进一步优化.对SM4算法的多种FPGA实现策略进行了分析,寻找出每种实现策略的关键路径.对SM4算法S盒的FPGA实现策略进行了改进,将S盒运算拆分为查找表(LUT)级别的存储运算并基于LUT原语进行了实现,降低了S盒运算的复杂度.提出了改进的轮内流水线型SM4算法,将算法的关键路径缩短为单级LUT运算.基于ZYNQ-7020开发板对改进的算法进行了综合与实现,所实现方案的运行时钟频率为518 MHz,吞吐量为66.30 Gb/s,优于现有方案. 展开更多
关键词 SM4算法 FPGA 流水线结构
在线阅读 下载PDF
基于时钟抖动流水线结构的高效率真随机数发生器
2
作者 董亮 凌锋 朱磊 《现代电子技术》 北大核心 2024年第14期70-76,共7页
现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机... 现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机数学模型的设计方法,由差分构架的两级时钟抖动流水线组成。第一级流水线中两个环形振荡器在规定时间内累积抖动,第二级流水线利用近似相同的两个环形振荡器的微小周期差构建时间数字转换器,对第一级输出的高斯抖动进行量化,通过数字化模块输出随机比特。在时间数字转换器运行过程中,第一级流水线已经重新启动累积下一个阶段的抖动,减少了空闲时间,提高了真随机数的质量和效率。在Xilinx Atrix-7平台进行了验证,该结构的硬件资源仅消耗了25个LUTs和13个DFFs,获得高达32.55 Mb/s的吞吐量。 展开更多
关键词 真随机数发生器 时钟抖动 流水线结构 随机性 环形振荡器 时间数字转换器
在线阅读 下载PDF
非结构网格上求解中子输运方程的并行流水线S_n扫描算法 被引量:29
3
作者 莫则尧 傅连祥 阳述林 《计算机学报》 EI CSCD 北大核心 2004年第5期587-595,共9页
间断有限元离散纵标方法 (Sn)是广泛应用于求解高维非定常中子输运方程的数值方法 ,它涉及几何网格空间、速度相空间和中子能群的离散 ,计算量很大 .该文基于非结构网格 ,提出了基于区域分解的并行流水线Sn扫描算法 ,通过设计具有不同... 间断有限元离散纵标方法 (Sn)是广泛应用于求解高维非定常中子输运方程的数值方法 ,它涉及几何网格空间、速度相空间和中子能群的离散 ,计算量很大 .该文基于非结构网格 ,提出了基于区域分解的并行流水线Sn扫描算法 ,通过设计具有不同内在并行度和通信面体比的区域分解方法和队列插入算法 ,对两个不同物理模型 ,分别使用两台并行机的 92个和 2 5 6个CPU ,获得 72倍和 78倍以上的加速 .可扩展性能分析表明 ,算法的性能非常依赖于并行机的点对点通信延迟 . 展开更多
关键词 结构网格 中子输运方程 并行流水线Sn扫描算法 间断有限元离散纵标方法
在线阅读 下载PDF
高速FIR滤波器的流水线结构 被引量:7
4
作者 张维良 郭兴波 +2 位作者 潘长勇 杨知行 韩周安 《电讯技术》 北大核心 2002年第2期57-60,共4页
通过一个 13阶线性相位的平方根升余弦滚降FIR数字滤波器的结构设计 ,介绍了如何应用流水线技术来设计高速FIR滤波器。考虑到FPGA的容量问题 ,对采用流水线技术之后的FIR滤波器占用的硬件资源进行了分析 。
关键词 FIR滤波器 流水线结构 数字滤波器
在线阅读 下载PDF
面向线索的流水线结构设计 被引量:3
5
作者 崔光佐 胡铭曾 +1 位作者 方滨兴 李晓明 《计算机研究与发展》 EI CSCD 北大核心 1998年第6期572-576,共5页
文中针对多线索结构,对常规流水线进行了以下改进(称为T-PIPELINE):①增加了线索选择段;②译码阶段和执行阶段支持阻塞指令;③进入流水线的指令增加了线索标志.同时提出了与编译结合以减小转移开销的方法.最后,对T... 文中针对多线索结构,对常规流水线进行了以下改进(称为T-PIPELINE):①增加了线索选择段;②译码阶段和执行阶段支持阻塞指令;③进入流水线的指令增加了线索标志.同时提出了与编译结合以减小转移开销的方法.最后,对T-PIPELINE的性能进行了评价. 展开更多
关键词 多线索结构 流水线 结构设计 多机系统
在线阅读 下载PDF
流水线结构RS(255,223)译码器的VLSI设计 被引量:5
6
作者 王进祥 张乃通 +1 位作者 来逢昌 叶以正 《计算机研究与发展》 EI CSCD 北大核心 2000年第1期61-65,共5页
RS码已经广泛应用于通信系统、计算机系统、存储介质、网络和数字电视中,以提高数据的可靠性;RS(255,223)码是美国航空航天局(NASA)和欧洲空间站(ESA)在深空卫星通信系统中所采用的标准外码.文中用Top-... RS码已经广泛应用于通信系统、计算机系统、存储介质、网络和数字电视中,以提高数据的可靠性;RS(255,223)码是美国航空航天局(NASA)和欧洲空间站(ESA)在深空卫星通信系统中所采用的标准外码.文中用Top-dow n 设计方法完成了采用频域译码算法的RS(255,223)译码器的VLSI设计,提出了一个GF(256)上串行计算的流水线结构的255点IFFT,该结构的IFFT与译码器的其它模块可形成完美的流水线,减少了面积,提高了通过率.设计的规模约20万门,总的时延为780 个时钟周期,工作频率为20MHz时,译码器的通过为160 Mbps. 展开更多
关键词 译码器 VLSI 设计 流水线结构 RS码
在线阅读 下载PDF
FPGA上SHA-1算法的流水线结构实现 被引量:14
7
作者 李磊 韩文报 《计算机科学》 CSCD 北大核心 2011年第7期58-60,共3页
哈希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA-1算法的深入分析,提出了流水线结构的硬件实现方案。通过缩短关键路径,使用片内RAM代替LE寄存器实现流水线中间变量的数据传递,有效地提高了工作频率和... 哈希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA-1算法的深入分析,提出了流水线结构的硬件实现方案。通过缩短关键路径,使用片内RAM代替LE寄存器实现流水线中间变量的数据传递,有效地提高了工作频率和单位SHA-1算法的计算速度。这种硬件结构在Altera系列芯片上的实现性能是Altera商用SHA-1算法IP核的3倍以上。 展开更多
关键词 哈希算法(SHA-1) 关键路径 流水线结构 单位时空吞吐率(TPPAT) CSA
在线阅读 下载PDF
基于函数级原型的流水线可重构结构的研究 被引量:2
8
作者 刘洋 李广军 《小型微型计算机系统》 CSCD 北大核心 2009年第6期1237-1239,共3页
针对目前动态可重构技术中重构时隙的问题,本文利用流水线技术和可重构技术,提出并讨论一种流水线可重构体系结构的函数级原型设计方法,并采用AES算法对其进行了仿真验证.结果表明,流水线可重构结构的函数级原型设计方法可有效的解决动... 针对目前动态可重构技术中重构时隙的问题,本文利用流水线技术和可重构技术,提出并讨论一种流水线可重构体系结构的函数级原型设计方法,并采用AES算法对其进行了仿真验证.结果表明,流水线可重构结构的函数级原型设计方法可有效的解决动态重构系统中的重构时隙问题. 展开更多
关键词 函数级流水线可重构结构 重构时隙 流水线 AES
在线阅读 下载PDF
分装流水线结构设计和作业研究 被引量:2
9
作者 唐赣民 史忠科 高晓光 《计算机集成制造系统》 EI CSCD 北大核心 2004年第F12期183-186,共4页
通过对某企业装配车间生产过程的分析,给出了一种新的分装流水线设计和实现方法。研究了生产车间的作业状况,分析了流水线作业的特点,并提出了合理的改进方案。对比分析了采用分装流水线作业前后的工序编制效率和生产效益,给出了改善生... 通过对某企业装配车间生产过程的分析,给出了一种新的分装流水线设计和实现方法。研究了生产车间的作业状况,分析了流水线作业的特点,并提出了合理的改进方案。对比分析了采用分装流水线作业前后的工序编制效率和生产效益,给出了改善生产过程中流水线作业不足的方法。该分装流水线方案已在实际生产应用中得到验证。 展开更多
关键词 生产过程 分装流水线 结构设计 作业研究
在线阅读 下载PDF
VelociTI结构浮点DSPs寄存器堆读写的流水线设计 被引量:1
10
作者 胡正伟 仲顺安 陈禾 《计算机工程》 CAS CSCD 北大核心 2007年第21期237-239,共3页
研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数,双操作数双精度浮点指令采用锁定译码单元,利用若干流水线周期... 研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数,双操作数双精度浮点指令采用锁定译码单元,利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输,仿真结果验证了其正确性。 展开更多
关键词 VelociTI结构 流水线 寄存器堆 浮点数据
在线阅读 下载PDF
一种RISC型微处理器指令流水线结构 被引量:4
11
作者 齐家月 《小型微型计算机系统》 CSCD 北大核心 1995年第10期1-5,共5页
求文介绍一种RISC微处理器的指令流水线结构、其工作原理及相关支持技术,包括HELP指令的产生和插入、延迟控制转移以及硬件互锁。
关键词 微处理器 指令流水线 流水线结构 RISC型
在线阅读 下载PDF
5/3小波提升结构的深度流水线优化 被引量:1
12
作者 徐勇 徐智勇 张启衡 《计算机应用研究》 CSCD 北大核心 2010年第3期975-976,985,共3页
为了满足基于小波变换的高速信号实时处理的需求,在FPGA上实现更高速的5/3小波变换。采用静态时序分析的方法分析了当前5/3小波变换结构中影响速度的主要因素,并采用深度流水线技术切断原结构中存在的较长组合逻辑路径,从而提高了最高... 为了满足基于小波变换的高速信号实时处理的需求,在FPGA上实现更高速的5/3小波变换。采用静态时序分析的方法分析了当前5/3小波变换结构中影响速度的主要因素,并采用深度流水线技术切断原结构中存在的较长组合逻辑路径,从而提高了最高工作频率。使设计中仅增加少量寄存器开销便可获得原结构250%的速度,最高可实现每秒300M样本的数据吞吐量,可用于设计基于小波变换和FPGA的高速信号处理系统。 展开更多
关键词 5/3小波 提升结构 静态时序分析 流水线技术 现场可编程门阵列
在线阅读 下载PDF
基于微引擎流水线的机器翻译系统结构 被引量:3
13
作者 刘群 《计算机学报》 EI CSCD 北大核心 2004年第5期651-658,共8页
该文比较了现有各种多引擎机器翻译方法的优缺点 ,提出了基于微引擎流水线的机器翻译系统结构 ,详细介绍了有关的数据结构和算法 .这种结构的优点在于在部件层次上实现多重算法的并存 ,通过对微引擎的增删和流水线结构的调整可以方便地... 该文比较了现有各种多引擎机器翻译方法的优缺点 ,提出了基于微引擎流水线的机器翻译系统结构 ,详细介绍了有关的数据结构和算法 .这种结构的优点在于在部件层次上实现多重算法的并存 ,通过对微引擎的增删和流水线结构的调整可以方便地尝试各种机器翻译方法的组合 ,而不需要修改系统的整体算法 .文章最后介绍了这种机器翻译系统结构在面向新闻领域的汉英机器翻译系统中的具体实现 ,给出了实验数据 ,并进行了总结 . 展开更多
关键词 微引擎流水线 机器翻译 系统结构 数据结构 多引擎机器翻译
在线阅读 下载PDF
一种基于流水线结构的双时钟域数据交换技术
14
作者 林一帆 曾晓洋 +2 位作者 陈俊 吴敏 龚铭 《计算机工程》 CAS CSCD 北大核心 2007年第10期243-245,共3页
随着单芯片时钟域个数的增多,高速稳定的时钟域数据交换技术对芯片性能的影响越来越重要。该文提出了一种新型的双时钟数据交换同步电路结构,通过多组相互流水且并行的同步器组,可以实现对burst数据的高速交换。该方案在保持与现有电路... 随着单芯片时钟域个数的增多,高速稳定的时钟域数据交换技术对芯片性能的影响越来越重要。该文提出了一种新型的双时钟数据交换同步电路结构,通过多组相互流水且并行的同步器组,可以实现对burst数据的高速交换。该方案在保持与现有电路相同稳定性的同时,提高了数倍的数据吞吐量。 展开更多
关键词 异步时钟域 同步器 流水线结构 VLSI
在线阅读 下载PDF
流水线算法及其在B^+树结构维护方面的应用
15
作者 王新军 洪晓光 董继润 《计算机工程》 CAS CSCD 北大核心 1998年第7期28-30,共3页
流水线技术是并行处理中一项非常重要的并行技术,将流水线技术用于B+树这一数据结构的维护,给出了在B+树中插入或删除一组元素操作的并行算法,并给出了相应的性能分析。
关键词 B^+树 流水线 算法 数据结构
在线阅读 下载PDF
VelociTI结构浮点DSPs的流水线异常处理方法
16
作者 胡正伟 仲顺安 陈禾 《计算机工程》 CAS CSCD 北大核心 2007年第23期28-30,共3页
在采用基于VelociTI结构浮点DSPs流水线模式设计具有自主知识产权的数字信号处理器中,为了正确有效地实现对流水线异常的控制,提出了一种该结构流水线发生异常时的处理方法。对引起流水线异常的情况进行了合理的分类,存储器阻塞、多执... 在采用基于VelociTI结构浮点DSPs流水线模式设计具有自主知识产权的数字信号处理器中,为了正确有效地实现对流水线异常的控制,提出了一种该结构流水线发生异常时的处理方法。对引起流水线异常的情况进行了合理的分类,存储器阻塞、多执行包和多周期NOP指令采用通过控制流水线寄存器的时钟信号实现控制。采用控制指令的执行条件实现了中断引起的流水线队列中部分指令的废除。对提出的方法采用VHDL语言建模设计,仿真结果验证了其正确性。 展开更多
关键词 VelociTI结构 数字信号处理器 流水线异常
在线阅读 下载PDF
二维阵列结构的流水线可重构路由进化策略
17
作者 郭志勇 李广军 刘洋 《小型微型计算机系统》 CSCD 北大核心 2011年第4期797-800,共4页
流水线可重构系统设计方法是目前动态可重构系统设计的一种重要设计方法.为进一步提高流水线可重构系统的性能,讨论并提出了一种简洁高效的流水线路由进化策略:包括基于二维阵列结构的流水线路径时延大小的评估函数、可重构单元阵列使... 流水线可重构系统设计方法是目前动态可重构系统设计的一种重要设计方法.为进一步提高流水线可重构系统的性能,讨论并提出了一种简洁高效的流水线路由进化策略:包括基于二维阵列结构的流水线路径时延大小的评估函数、可重构单元阵列使用情况的状态矩阵函数和结合评估函数和状态矩阵的最短时延路径搜索算法.通过对算法的仿真,验证了其正确性和有效性,为下一步研究流水线可重构结构路由的硬件进化方法奠定了理论基础. 展开更多
关键词 流水线可重构系统结构 评估函数 状态矩阵函数 路径搜索算法
在线阅读 下载PDF
堆滤波并行流水线实现结构
18
作者 胡梦佑 陈钧量 马宗龙 《中山大学学报(自然科学版)》 CAS CSCD 1994年第1期37-41,共5页
根据信号的广义阈值分解特性,获得了调整阈值电平的修正二叉树搜索算法,并提出一种堆滤波的并行流水线式实现结构。
关键词 堆滤波 并行流水线结构 滤波理论
在线阅读 下载PDF
基于FPGA的移位寄存器流水线结构FFT处理器设计与实现
19
作者 郝小龙 韦高 刘娜 《现代电子技术》 2010年第9期172-176,共5页
设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有... 设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。 展开更多
关键词 FFT处理器 流水线结构 FPGA QuartusⅡ VERILOG HDL
在线阅读 下载PDF
双流水线超标量体系结构Pentium
20
作者 李三立 《小型微型计算机系统》 CSCD 北大核心 1993年第7期1-11,共11页
本文介绍Intel最新产品Pentium体系结构的主要特点,包括它的部件组成、流水线结构、指令配对法则、浮点部件、片上cache与TLB以及支持多机系统的cache一致性协议。
关键词 PENTIUM 流水线 体系结构
在线阅读 下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部