期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
一种基于MDAC优化的低功耗流水线A/D转换器 被引量:4
1
作者 杨龙 王宗民 《电子技术应用》 北大核心 2017年第1期68-71,共4页
设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18... 设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18μm混合信号CMOS工艺,1.8 V单电源供电。经测试,流水线A/D转换器在5 MHz的输入频率下,信噪失真比(SNDR)为74.2 dB,无杂散动态范围(SFDR)为91.9 dB,整体功耗为210 mW。 展开更多
关键词 功耗OTA MdAC 动态偏置 流水线a/d转换器
在线阅读 下载PDF
一种开环流水线A/D转换器的系统仿真 被引量:1
2
作者 范兵 王东辉 +1 位作者 刘岩 侯朝焕 《微电子学与计算机》 CSCD 北大核心 2008年第4期147-151,共5页
介绍了一种开环(Open-Loop)流水线结构的A/D转换器的行为级仿真.通过对系统结构的分析,对影响系统性能的主要参数以及非线性因素进行了深入研究,提出了对系统的主要模块进行数学建模和仿真方法.搭建了测试平台,对一个8位、250MHz采样频... 介绍了一种开环(Open-Loop)流水线结构的A/D转换器的行为级仿真.通过对系统结构的分析,对影响系统性能的主要参数以及非线性因素进行了深入研究,提出了对系统的主要模块进行数学建模和仿真方法.搭建了测试平台,对一个8位、250MHz采样频率的开环流水线结构A/D转换器进行了理想情况仿真,验证了系统结构,并通过对加入非理想因素后的系统仿真,得出一组满足实际系统设计要求的性能指标. 展开更多
关键词 开环(Open-Loop) 流水线a/d转换器 行为级模型 MATLAB
在线阅读 下载PDF
基于Hspice的流水线A/D转换器的行为仿真研究 被引量:1
3
作者 王晋 仇玉林 《电子器件》 CAS 2004年第3期470-473,共4页
为了研究流水线 A/D转换器的结构与性能 ,本文提出用 Hspice对流水线模数 ( A/D)转换器进行行为建模和仿真的方法。本文在对流水线 A/D转换器结构分析的基础上 ,确定了基本模块 ,并用 Hspice对基本模块的行为模型进行了描述。为了验证... 为了研究流水线 A/D转换器的结构与性能 ,本文提出用 Hspice对流水线模数 ( A/D)转换器进行行为建模和仿真的方法。本文在对流水线 A/D转换器结构分析的基础上 ,确定了基本模块 ,并用 Hspice对基本模块的行为模型进行了描述。为了验证这些行为模型 ,设计了一个 1 2位流水线 A/D转换器 ,并进行了仿真 。 展开更多
关键词 流水线a/d转换器 行为模型 仿真
在线阅读 下载PDF
基于Matlab流水线A/D转换器行为级模型建模与仿真 被引量:1
4
作者 董庆祥 《电子器件》 EI CAS 2006年第1期275-278,共4页
为了研究流水线A/D转换器的结构与性能,提出了一种完全采用Matlab对流水线A/D转换器进行行为级建模和仿真的方法。在充分掌握流水线A/D转换器整体结构基础上,对其基本模块进行数学建模,并考虑误差失调等因素的影响。最后通过搭建测试平... 为了研究流水线A/D转换器的结构与性能,提出了一种完全采用Matlab对流水线A/D转换器进行行为级建模和仿真的方法。在充分掌握流水线A/D转换器整体结构基础上,对其基本模块进行数学建模,并考虑误差失调等因素的影响。最后通过搭建测试平台,对一个8bit的流水线A/D转换器进行仿真,给出理想电路的性能指标和实际电路存在失调误差时的性能指标。 展开更多
关键词 流水线a/d转换器 行为级模型 MAdAB
在线阅读 下载PDF
无采样保持运放的12位流水线A/D转换器
5
作者 赵晓晓 李福乐 《电子产品世界》 2011年第5期39-42,共4页
设计了一个12位200MS/s中频采样的流水线ADC,将输入信号采样保持功能集成在第一级级电路中,从而省去了采样保持运算放大器电路(SHA-less)。设计了带有占空比稳定功能的时钟延迟锁相环电路(DLL),同时有效控制采样时钟的抖动保证高频输入... 设计了一个12位200MS/s中频采样的流水线ADC,将输入信号采样保持功能集成在第一级级电路中,从而省去了采样保持运算放大器电路(SHA-less)。设计了带有占空比稳定功能的时钟延迟锁相环电路(DLL),同时有效控制采样时钟的抖动保证高频输入信号的转换性能。 展开更多
关键词 流水线a/d转换器 SHA-less dLL 增益自举 密勒补偿OTA 片上参考驱动 动态比较器
在线阅读 下载PDF
一种14位80 MS/s流水线型A/D转换器设计
6
作者 郭小辉 黄星辰 +4 位作者 徐福彬 洪炜强 赵雨农 洪琪 许耀华 《微电子学与计算机》 2024年第10期89-94,共6页
基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增... 基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增益提高技术的应用提升了运放的速度和增益,且功耗较低。比较器仅采用动态锁存器以减小级间延迟。还采用了栅压自举开关降低开关导通电阻,提高采样网络带宽和线性度。芯片测试结果表明,在1.8 V电源电压、采样频率为80 MHz的条件下,输入信号频率分别为10 MHz和70 MHz时,ADC的动态参数性能相差不大。其中,输入信号频率为70 MHz时,信噪失真比(SNDR)为72.2 dB,无杂散动态范围(SFDR)为85.82 dB,有效位数(ENOB)为11.7 bit,品质因数(FoM)为0.38 pJ/(conv·step)。 展开更多
关键词 流水线a/d转换器 无采样保持 复制尾电流反馈技术 动态锁存器
在线阅读 下载PDF
8位CMOS双通道流水线ADC仿真设计 被引量:2
7
作者 吴衍 成立 +3 位作者 王鹏程 杨宁 王改 王振宇 《半导体技术》 CAS CSCD 北大核心 2010年第1期14-17,共4页
设计了一种8位1.2V,1GS/s双通道流水线A/D转换器(ADC)。所设计ADC对1.5位增益D/A转换电路(MDAC)中的流水线双通道结构进行改进,其中设置有双通道流水线时分复用运算放大器和双/单通道快闪式ADC,以简化结构并提高速度;在系统前置采样/保... 设计了一种8位1.2V,1GS/s双通道流水线A/D转换器(ADC)。所设计ADC对1.5位增益D/A转换电路(MDAC)中的流水线双通道结构进行改进,其中设置有双通道流水线时分复用运算放大器和双/单通道快闪式ADC,以简化结构并提高速度;在系统前置采样/保持器中加设由单一时间信号驱动的开关线性化控制(SLC)电路,以解决两条通道之间的采样歪扭和时序失调问题。用90nm标准CMOS工艺对所设计的流水线ADC进行仿真试验,结果表明,室温下所设计ADC的信噪比SNR为32.7dB,无杂散动态范围SFDR为42.3dB,它的分辨率、功耗PD和采样速率SR分别为8位、23mW和1GS/s,从而满足了高速、高精度和低功耗的应用需要。 展开更多
关键词 双通道 CMOS工艺 流水线a/d转换器 高采样速率 低功耗
在线阅读 下载PDF
一种可重构流水线ADC的设计 被引量:1
8
作者 陈振宇 王立志 杨勇 《现代电子技术》 2012年第12期146-148,共3页
对多标准无线通信系统中的A/D转换器进行了研究,根据无线通信系统的特点,构建了一个新型可重构流水线A/D转换器结构,该A/D转换器的可重构功能是通过在低分辨率下关断子级流水线来实现的。转换器的系统指标为6~14b,从而可以在保证不影响... 对多标准无线通信系统中的A/D转换器进行了研究,根据无线通信系统的特点,构建了一个新型可重构流水线A/D转换器结构,该A/D转换器的可重构功能是通过在低分辨率下关断子级流水线来实现的。转换器的系统指标为6~14b,从而可以在保证不影响ADC性能的前提下,引入新颖的可重构控制以进一步降低功耗。最后对改进的可重构流水线ADC进行了性能仿真。 展开更多
关键词 多标准无线通信系统 流水线a/d转换器 可重构控制 性能仿真
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部