期刊文献+
共找到52篇文章
< 1 2 3 >
每页显示 20 50 100
流水线模数转换器的一种数字校准技术 被引量:5
1
作者 贾华宇 陈贵灿 +2 位作者 程军 张鸿 沈磊 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第6期759-759,共1页
为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查... 为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行了优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×10^7s^-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%, 展开更多
关键词 流水线模数转换器 校准技术 自适应搜索算法 种数 数字电路 校准电路 统计规律 优化设计
在线阅读 下载PDF
流水线模数转换器的一种数字校准技术 被引量:5
2
作者 贾华宇 陈贵灿 +2 位作者 程军 张鸿 沈磊 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第8期991-995,共5页
为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找... 为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm. 展开更多
关键词 流水线模数转换器 数字校准 自适应搜索 幅值增量比较
在线阅读 下载PDF
一种用于流水线模数转换器的电容失配校准方法 被引量:3
3
作者 李福乐 李冬梅 +1 位作者 张春 王志华 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1704-1706,共3页
对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真... 对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真演示了一个由 4 bit电容匹配精度实现 12 bit积分非线性 (INL)的例子 ,验证了电容失配校准的有效性 .与传统电路相比 ,该方法只需在模拟电路中增加几个开关 ,因此电路实现仍然简单 .另一方面 ,由于一个转换周期需要 2个以上的时钟相 ,会影响模数转换的速度 .因此 ,该方法适用于中等高速。 展开更多
关键词 流水线模数转换器 电容失配校准方法 电容交换 电路技术 ADC模拟仿真
在线阅读 下载PDF
一种10位50MHz流水线模数转换器的设计 被引量:2
4
作者 王林锋 周建伟 +2 位作者 甘小伟 刘利宾 邢少川 《半导体技术》 CAS CSCD 北大核心 2012年第2期122-125,共4页
采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行... 采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行版图设计和流片验证,芯片面积为5.5 mm2。测试结果表明:该模数转换器在采样频率为50 MHz,输入信号频率为30 kHz时,信号加谐波失真比(SNDR)为56.5 dB,无杂散动态范围(SFDR)为73.9 dB。输入频率为20 MHz时,信号加谐波失真比为52.1 dB,无杂散动态范围为65.7 dB。 展开更多
关键词 流水线模数转换器 采样保持电路 运算放大器 自举开关 增益自举
在线阅读 下载PDF
一种基于40nm CMOS工艺12位60 MHz流水线模数转换器 被引量:1
5
作者 谢灿 魏子辉 黄水龙 《微电子学与计算机》 CSCD 北大核心 2016年第11期54-59,共6页
采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采... 采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采用动态锁存比较器,同时逐级优化级电路中采样电容以及运放的增益和带宽.在SMIC 40nm CMOS工艺下,当输入信号为1.875 MHz,采样速率为60 MHz时,SNDR为68.7dB,SFDR为74.6dB,ENOB为11.12bit,芯片的核心面积为0.95mm2,1.1V的电源电压下,消耗的总电流为56mA. 展开更多
关键词 流水线模数转换器 高性能 采样/保持电路 栅压自举开关 动态锁存比较器
在线阅读 下载PDF
用于视频图像传感器的12 bit 60 MS/s流水线模数转换器 被引量:2
6
作者 邓准 谢亮 金湘亮 《太赫兹科学与电子信息学报》 2016年第6期-,共5页
介绍了一种12 bit 60 MS/s流水线模数转换器(ADC),该转换器使用采样保持电路,将连续变化的模拟信号通过一定时间间隔的采样,以实现信号的准确量化,利用增益自举运放提高信号建立的线性度;采用每级1.5 bit精确度的流水线结构实现冗余编码... 介绍了一种12 bit 60 MS/s流水线模数转换器(ADC),该转换器使用采样保持电路,将连续变化的模拟信号通过一定时间间隔的采样,以实现信号的准确量化,利用增益自举运放提高信号建立的线性度;采用每级1.5 bit精确度的流水线结构实现冗余编码,降低比较器失调电压对精确度的影响,同时提出一种新型的消除静态功耗的预放大比较器结构。该流水线ADC芯片采用华力55 nm互补金属氧化物(CMOS)工艺进行电路和版图设计。对后仿真结果进行快速傅里叶变换(FFT)分析得到:动态参数无杂散动态范围(SFDR)为86.18 d B,信噪比(SNR)为72.91 d B,信纳比(SNDR)为72.8 d B,有效位数(ENOB)为11.72 bit。 展开更多
关键词 流水线模数转换器 增益自举运放 预放大比较器
在线阅读 下载PDF
一种数字域自校正流水线模数转换器改进结构 被引量:1
7
作者 李淼 陈后鹏 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2004年第5期738-742,746,共6页
研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法,提出了一种适用于数字域自校正的改进的流水线结构.该结构通过对参考电压的调整,避免了以往自校正结构中产生丢失码字、降低输入范围的现象.结果表明,校正后系统的线... 研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法,提出了一种适用于数字域自校正的改进的流水线结构.该结构通过对参考电压的调整,避免了以往自校正结构中产生丢失码字、降低输入范围的现象.结果表明,校正后系统的线性度有了大幅度的提升. 展开更多
关键词 流水线模数转换器 数字域自校正 线性度
在线阅读 下载PDF
0.13μm标准CMOS工艺的高可靠流水线模数转换器
8
作者 周宗坤 黄水根 +1 位作者 董业民 林敏 《国防科技大学学报》 EI CAS CSCD 北大核心 2018年第6期165-170,共6页
针对航空航天电子系统对高性能模数转换器的需求,采用0. 13μm标准互补金属氧化物半导体工艺,设计可以在极端温度和空间辐射环境中稳定可靠工作的12位分辨率、50 MS/s采样率的流水线模数转换器。通过采用无采样保持电路以及抗辐射电路... 针对航空航天电子系统对高性能模数转换器的需求,采用0. 13μm标准互补金属氧化物半导体工艺,设计可以在极端温度和空间辐射环境中稳定可靠工作的12位分辨率、50 MS/s采样率的流水线模数转换器。通过采用无采样保持电路以及抗辐射电路和版图加固等技术,在减小功耗的同时有效地削弱总剂量辐射效应的影响。测试结果表明:在-55~125℃温度范围内以及150 krad(Si)的总剂量辐照条件下,得到大于64 dB的信噪比、大于73. 5 dB的无杂散动态范围和最大0. 22 dB的微分非线性。 展开更多
关键词 流水线模数转换器 无采样保持电路 总剂量辐射效应 版图加固技术
在线阅读 下载PDF
28nm CMOS工艺的12位3Gs/s射频采样流水线模数转换器设计 被引量:1
9
作者 张辉 李丹 +5 位作者 王海军 高远 富浩宇 李婧 张煜彬 王紫琪 《集成电路应用》 2022年第6期4-5,共2页
阐述一款12位3Gs/s射频采样流水线ADC芯片的设计和测试。通过使用多路时间交织、无采样保持、多比特的流水线ADC结构,并且辅以数字校准技术和P/N互补输入的运放结构,大大提升了ADC采样速率、降低了芯片的功耗和噪声。该ADC在140MHz输入... 阐述一款12位3Gs/s射频采样流水线ADC芯片的设计和测试。通过使用多路时间交织、无采样保持、多比特的流水线ADC结构,并且辅以数字校准技术和P/N互补输入的运放结构,大大提升了ADC采样速率、降低了芯片的功耗和噪声。该ADC在140MHz输入信号时实现了53.8dBFS的SNR和62dBc的SNR,并且可以对高达1.2GHz的中频信号进行采样。该芯片ADC内核仅消耗500mW,芯片面积6mm^(2)。 展开更多
关键词 集成电路设计 流水线模数转换器 数字校准 射频采样
在线阅读 下载PDF
一种11bit流水线高速模数转换器
10
作者 黄政 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2024年第6期561-568,共8页
为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方... 为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方法,使ADC在大摆幅信号下有足够的线性度来处理信号,同时使电容数模转换器(DAC)的匹配精度满足ADC分辨率的要求,极大地降低了对电容阵列几何参数的匹配精度要求,具有较低的功耗。采用Cadence Virtuoso设计版图,测试结果表明,芯片的微分非线性(DNL)在-0.5~+0.5 LSB范围内,有效位数(ENOB)为10.61 bit,功耗为97 mW,获得了较好的性能。 展开更多
关键词 流水线模数转换器(ADC) 幅度减半 无采样保持 线性度 多位量化 电容失配 有效位数(ENOB)
在线阅读 下载PDF
12bit 10MS/s流水线结构模数转换器 被引量:2
11
作者 杨战鹏 叶星宁 《半导体技术》 CAS CSCD 北大核心 2011年第1期59-62,共4页
介绍了12 bit,10 MS/s流水线结构的模数转换器IP核设计。为了实现低功耗,在采样电容和运放逐级缩减的基础上,电路设计中还采用了没有传统前端采样保持放大器的第一级流水线结构,并且采用了运放共享技术。瞬态噪声的仿真结果表明,在10 MH... 介绍了12 bit,10 MS/s流水线结构的模数转换器IP核设计。为了实现低功耗,在采样电容和运放逐级缩减的基础上,电路设计中还采用了没有传统前端采样保持放大器的第一级流水线结构,并且采用了运放共享技术。瞬态噪声的仿真结果表明,在10 MHz采样率和295 kHz输入信号频率下,由该方法设计的ADC可以达到92.56 dB的无杂散动态范围,72.97 dB的信号噪声失调比,相当于11.83个有效位数,并且在5 V供电电压下的功耗仅为44.5 mW。 展开更多
关键词 流水线模数转换器 运放共享 去除前端采样保持 采样率 片上系统
在线阅读 下载PDF
应用于CMOS图像传感器的Pipelined SAR模数转换器设计 被引量:1
12
作者 李臻 李冬梅 《微电子学与计算机》 CSCD 北大核心 2016年第11期64-68,共5页
设计实现一种应用于CMOS图像传感器的10bit模数转换器(ADC),采用基于逐次逼近的新型流水线结构(Pipelined SAR ADC).提出了一种优化选取其中高精度倍增数模转换器(MDAC)和单位电容值的解析方法.通过采用第一级高精度、半增益MDAC和动态... 设计实现一种应用于CMOS图像传感器的10bit模数转换器(ADC),采用基于逐次逼近的新型流水线结构(Pipelined SAR ADC).提出了一种优化选取其中高精度倍增数模转换器(MDAC)和单位电容值的解析方法.通过采用第一级高精度、半增益MDAC和动态比较器等技术提高了整体电路的线性度,并降低了系统功耗.通过对版图面积的优化设计,满足了CMOS图像传感器对芯片面积的要求.本设计基于180nm CMOS工艺,仿真结果显示电路实现了60.37dB的信噪失真比(SNDR)和76.37dB的无杂散动态范围(SFDR),有效精度(ENOB)达到了9.74bit.ADC的核心面积仅为140μmⅹ280μm,约为0.04mm2.在2.8V电压下,功耗为9.8mW. 展开更多
关键词 逐次逼近 流水线模数转换器 半增益MDAC 动态锁存比较器 低功耗 小面积
在线阅读 下载PDF
用于8位80MS/s模数转换器的增益数模单元电路 被引量:2
13
作者 董嗣万 朱樟明 +1 位作者 刘敏杰 杨银堂 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2016年第1期162-166,172,共6页
提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化... 提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位. 展开更多
关键词 增益数模单元 运放优化 传输门 动态比较器 流水线模数转换器
在线阅读 下载PDF
高速高精度模数转换器的数字后台校准算法
14
作者 熊召新 蔡敏 贺小勇 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2013年第6期17-22,共6页
研究了模数转换器(ADC)的数字后台校准技术,提出了一种针对2.5 b/级高速高精度流水线ADC的数字后台校准算法.在2.5b/级电容翻转式余量增益电路(MDAC)中注入与输入信号相关的抖动信号,提取MDAC中由于电容失配和放大器增益有限性造成的非... 研究了模数转换器(ADC)的数字后台校准技术,提出了一种针对2.5 b/级高速高精度流水线ADC的数字后台校准算法.在2.5b/级电容翻转式余量增益电路(MDAC)中注入与输入信号相关的抖动信号,提取MDAC中由于电容失配和放大器增益有限性造成的非线性误差,并在最终的数字输出端对这些误差进行校准.文中提出的数字后台校准算法具有电路实现简单、不中断ADC正常工作、适合高速高精度流水线ADC等优点,能有效地降低电容失配和放大器有限增益等非理想因素对流水线ADC精度的影响.仿真结果表明,经校准后的ADC信号噪声失真比可从63.3dB提高到78.7dB,无杂散动态范围由63.9 dB提高到91.8 dB. 展开更多
关键词 流水线模数转换器 校准 抖动信号 电容失配 放大器 有限增益
在线阅读 下载PDF
用于电荷域流水线ADC的1.5位子级电路 被引量:5
15
作者 黄嵩人 陈珍海 +3 位作者 张鸿 李雪 钱宏文 于宗光 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2016年第6期170-175,共6页
针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路.该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器... 针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路.该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器中的高性能运放,可大大降低模数转换器的功耗.基于所提出的1.5位子级电路,在0.18μm CMOS工艺条件下,设计了一款10位、250MS/s电荷域流水线模数转换器.测试结果表明,该模数转换器样片在全速采样时对于9.9MHz正弦输入信号转换得到的无杂散动态范围为644dB,信噪失真比为56.9dB,而功耗为45mW. 展开更多
关键词 流水线模数转换器 流水线子级电路 电荷域
在线阅读 下载PDF
一种用于流水线ADC的高速电压比较器 被引量:11
16
作者 殷湛 郭立 杨吉庆 《微电子学与计算机》 CSCD 北大核心 2006年第2期182-184,共3页
文章介绍了一种高速电压差分比较器电路,该电路采用了两级运放结构,由前置预放大级和带复位端的闩锁输出级组成。该电路采用0.18μm工艺实现,对其进行了电路原理分析和HSPICE仿真,得到的仿真结果和波形说明该比较器具有速度快、精度高... 文章介绍了一种高速电压差分比较器电路,该电路采用了两级运放结构,由前置预放大级和带复位端的闩锁输出级组成。该电路采用0.18μm工艺实现,对其进行了电路原理分析和HSPICE仿真,得到的仿真结果和波形说明该比较器具有速度快、精度高、功耗低的特点,适用于流水线结构的高速模数转换器。 展开更多
关键词 流水线模数转换器 差分比较器 动态闩锁
在线阅读 下载PDF
一种基于伪随机动态补偿的12位250 MS/s流水线ADC 被引量:2
17
作者 于宗光 陈珍海 +2 位作者 吴俊 邹家轩 季惠才 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第5期902-906,共5页
提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较... 提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4^+0.65 LSB,微分非线性误差(DNL)为-0.2^+0.15 LSB,功耗为320 mW. 展开更多
关键词 流水线模数转换器 失调误差 电容失配误差 动态补偿 伪随机码
在线阅读 下载PDF
双通道可重构14 bit 125 MS/s流水线ADC 被引量:2
18
作者 张惠国 陈珍海 +3 位作者 孙伟锋 周德金 于宗光 魏敬和 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2017年第4期649-654,共6页
提出了一种双通道可重构14 bit 125 MS/s流水线模数转换器(ADC).该双通道14 bit ADC可工作在并行双通道14 bit 125 MS/s、时间交织14 bit 250 MS/s以及求和15 bit 125 MS/s三种模式.为抑制通道间失配误差的影响,提出一种数模混合前台校... 提出了一种双通道可重构14 bit 125 MS/s流水线模数转换器(ADC).该双通道14 bit ADC可工作在并行双通道14 bit 125 MS/s、时间交织14 bit 250 MS/s以及求和15 bit 125 MS/s三种模式.为抑制通道间失配误差的影响,提出一种数模混合前台校准技术.为减少ADC输出端口数目,数据输出由高速串行数据发送器驱动,并且其工作模式有1.75,2,3.5 Gbit/s三种.该ADC电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,测试结果表明,对于相同的10.1 MHz的输入信号,该ADC电路在14 bit 125 MS/s模式下的SNR和SFDR分别为72.5 dBFS和83.1dB,在14 bit 250 MS/s模式下的SNR和SFDR分别为71.3 dBFS和77.6 dB,在15 bit 125 MS/s模式下的SNR和SFDR分别为75.3 dBFS和87.4 dB.芯片总体功耗为461 mW,单通道ADC内核功耗为210 mW,面积为1.3×4 mm^2. 展开更多
关键词 流水线模数转换器 可重构 时间交织 电流模发送器
在线阅读 下载PDF
用于16位流水线ADC的高速动态比较器设计 被引量:1
19
作者 周启才 张勇 郭良权 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第6期583-589,共7页
介绍一种用于16位100MS/s流水线ADC中第一级子ADC的开关电容高速动态比较器电路,在传统的前置放大器加锁存比较电路结构的基础上,设计再生比较器的复位信号,增加失调消除反馈环路,当输入信号在各基准电压判定点附近一定范围内时交叉输出... 介绍一种用于16位100MS/s流水线ADC中第一级子ADC的开关电容高速动态比较器电路,在传统的前置放大器加锁存比较电路结构的基础上,设计再生比较器的复位信号,增加失调消除反馈环路,当输入信号在各基准电压判定点附近一定范围内时交叉输出0、1电平,一方面均衡噪声,另一方面消除因工艺制造失配等带来的失调误差的影响。电路采用0.18μm 1.8V1P5MCMOS工艺,在1.8V条件下传输延时约300ps,转换速率约100ps,功耗约250μA,失调电压仅约0.2mV,可以满足16位流水线ADC对比较器性能的要求。 展开更多
关键词 流水线模数转换器 高速动态比较器 开关电容 失调 采样保持
在线阅读 下载PDF
流水线ADC功耗优化算法及其硬件实现 被引量:1
20
作者 李博 李哲英 刘媛媛 《微电子学与计算机》 CSCD 北大核心 2008年第4期131-135,共5页
提出了一种针对流水线模数转换器的功耗优化算法,包括各级分辨率的分配、电容缩减、各级电流控制、各级电路结构选择和最后确认五部分.采用了上述功耗优化算法,并引入了改进的取样保持放大器和比较器,在TSMC0.18μmCMOS工艺下,设计了一... 提出了一种针对流水线模数转换器的功耗优化算法,包括各级分辨率的分配、电容缩减、各级电流控制、各级电路结构选择和最后确认五部分.采用了上述功耗优化算法,并引入了改进的取样保持放大器和比较器,在TSMC0.18μmCMOS工艺下,设计了一个10位,取样速率80MHz的流水线ADC.在40MHz输入信号下,SNDR和SFDR分别为58.1dB和60.14dB,功耗为57mW.原型测试结果说明此算法可在保证ADC特性的前提下,达到功耗优化的目的. 展开更多
关键词 级功耗缩减 流水线模数转换器 比较器 取样保持放大器
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部