流水线模拟数字转换器的权重误差校准 被引量：1

1

作者 贾华宇 刘丽 张建国 《光学精密工程》 EI CAS CSCD 北大核心 2014年第11期3114-3121,共8页

为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,... 为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差。该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行。由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度。应用该技术实现了一个14bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18μm,1p6mCMOS工艺设计,总功耗为260mW,芯片面积为7.161mm2。实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能。 展开更多

关键词 流水线模拟数字转换器 级间增益误差 数字校准 后台校准 状态机

在线阅读 下载PDF 职称材料

流水线模数转换器的一种数字校准技术 被引量：5

2

作者 贾华宇 陈贵灿 +2 位作者 程军 张鸿 沈磊 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第8期991-995,共5页

为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找... 为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm. 展开更多

关键词 流水线模数转换器 数字校准 自适应搜索 幅值增量比较

在线阅读 下载PDF 职称材料

流水线模数转换器的一种数字校准技术 被引量：5

3

作者 贾华宇 陈贵灿 +2 位作者 程军 张鸿 沈磊 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第6期759-759,共1页

为了降低流水线模数转换器中数字校准电路的规模和功耗，提出了一种新的基于信号统计规律的后台数字校准技术．该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法，分别对基于信号统计规律的数字校准技术中的距离估计电路和查... 为了降低流水线模数转换器中数字校准电路的规模和功耗，提出了一种新的基于信号统计规律的后台数字校准技术．该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法，分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行了优化设计，减少了距离估计所需的数字电路和查找表所需的ROM空间，极大地降低了数字电路的规模和功耗．应用该校准技术实现了一个12位、采样率为4×10^7s^-1的流水线模数转换器．测试结果表明，同优化前相比，该芯片数字电路的功耗降低了93％， 展开更多

关键词 流水线模数转换器 校准技术 自适应搜索算法 种数 数字电路 校准电路 统计规律 优化设计

在线阅读 下载PDF 职称材料

一种数字域自校正流水线模数转换器改进结构 被引量：1

4

作者 李淼 陈后鹏 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2004年第5期738-742,746,共6页

研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法,提出了一种适用于数字域自校正的改进的流水线结构.该结构通过对参考电压的调整,避免了以往自校正结构中产生丢失码字、降低输入范围的现象.结果表明,校正后系统的线... 研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法,提出了一种适用于数字域自校正的改进的流水线结构.该结构通过对参考电压的调整,避免了以往自校正结构中产生丢失码字、降低输入范围的现象.结果表明,校正后系统的线性度有了大幅度的提升. 展开更多

关键词 流水线模数转换器 数字域自校正 线性度

在线阅读 下载PDF 职称材料

流水线模数转换器中高速低功耗开环余量放大器的设计 被引量：5

5

作者 张鸿 陈贵灿 +1 位作者 程军 贾华宇 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第6期751-755,共5页

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开... 为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5 mW,在满幅度阶跃输入的情况下,输出建立时间小于3 ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换. 展开更多

关键词 模数转换器 流水线 开环余量放大器 数字校准

在线阅读 下载PDF 职称材料

一种用于流水线模数转换器的电容失配校准方法 被引量：3

6

作者 李福乐 李冬梅 +1 位作者 张春 王志华 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1704-1706,共3页

对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真... 对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真演示了一个由 4 bit电容匹配精度实现 12 bit积分非线性 (INL)的例子 ,验证了电容失配校准的有效性 .与传统电路相比 ,该方法只需在模拟电路中增加几个开关 ,因此电路实现仍然简单 .另一方面 ,由于一个转换周期需要 2个以上的时钟相 ,会影响模数转换的速度 .因此 ,该方法适用于中等高速。 展开更多

关键词 流水线模数转换器 电容失配校准方法 电容交换 电路技术 ADC模拟仿真

在线阅读 下载PDF 职称材料

一种12位50MS/s CMOS流水线A/D转换器

7

作者 张欧 王新安 葛彬杰 《现代电子技术》 2011年第12期176-179,共4页

采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依... 采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 展开更多

关键词 A/D转换器 流水线结构 时间常数匹配 数字校正

在线阅读 下载PDF 职称材料

基于时钟抖动流水线结构的高效率真随机数发生器

8

作者 董亮 凌锋 朱磊 《现代电子技术》 北大核心 2024年第14期70-76,共7页

现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机... 现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机数学模型的设计方法,由差分构架的两级时钟抖动流水线组成。第一级流水线中两个环形振荡器在规定时间内累积抖动,第二级流水线利用近似相同的两个环形振荡器的微小周期差构建时间数字转换器,对第一级输出的高斯抖动进行量化,通过数字化模块输出随机比特。在时间数字转换器运行过程中,第一级流水线已经重新启动累积下一个阶段的抖动,减少了空闲时间,提高了真随机数的质量和效率。在Xilinx Atrix-7平台进行了验证,该结构的硬件资源仅消耗了25个LUTs和13个DFFs,获得高达32.55 Mb/s的吞吐量。 展开更多

关键词 真随机数发生器 时钟抖动 流水线结构 随机性 环形振荡器 时间数字转换器

在线阅读 下载PDF 职称材料

高速ADC(模拟数字转换器)结构设计技术 被引量：7

9

作者 朱樟明 杨银堂 《半导体技术》 CAS CSCD 北大核心 2003年第5期65-69,共5页

系统分析了当前主流的FLASHADC、折叠式ADC、流水线ADC等各种高速ADC的结构,比较各种结构之间的优缺点,阐述了高速ADC结构的发展趋势。

关键词 ADC 模拟数字转换器 结构设计 结构比较 折叠式 流水线 FLASH-ADC

在线阅读 下载PDF 职称材料

一种应用于流水线ADC数字校准算法及实现 被引量：1

10

作者 吴俊杰 朱从益 刘海涛 《现代雷达》 CSCD 北大核心 2014年第9期44-48,共5页

数字校准技术是实现高性能流水线模数转换器(ADC)的关键技术之一。文中对流水线ADC结构进行了分析,研究了误差来源,提出了一种数字校准方案。该方案采用有限状态机的方法实现,运用Verilog HDL语言完成了电路硬件描述,并完成了物理实现,... 数字校准技术是实现高性能流水线模数转换器(ADC)的关键技术之一。文中对流水线ADC结构进行了分析,研究了误差来源,提出了一种数字校准方案。该方案采用有限状态机的方法实现,运用Verilog HDL语言完成了电路硬件描述,并完成了物理实现,在功能和时序上实现了内部电路协调高效地工作。该算法适用于每级1.5 bit和多bit的子级转换电路。实现结果表明:用该硬件实现方法设计的数字校准系统能够有效地校准电容失配引起的误差,电路实现简单,可靠性好,对模拟电路的改动较小,满足高性能ADC的要求。 展开更多

关键词 流水线模数转换器 数字校准 电容失配

在线阅读 下载PDF 职称材料

一种用于干扰抑制的模拟-数字混合自适应波束成形方法

11

作者 汪俊 贺小琦 +4 位作者 汪昊 董宇良 张雪 罗涛 陈鹏 《兵工学报》 北大核心 2025年第7期329-336,共8页

针对传统数字波束成形体制抗干扰容限受制于模拟数字转换器(Analog to Digital Converter,ADC)量化精度问题,提出一种用于压制式干扰抑制的模拟-数字混合自适应波束成形方法。通过在射频端引入模拟波束成形,实现对干扰信号的初步抑制,... 针对传统数字波束成形体制抗干扰容限受制于模拟数字转换器(Analog to Digital Converter,ADC)量化精度问题,提出一种用于压制式干扰抑制的模拟-数字混合自适应波束成形方法。通过在射频端引入模拟波束成形,实现对干扰信号的初步抑制,有效避免信号采样饱和,进一步结合数字波束成形技术,实现对干扰信号的再次抑制。建立了模拟-数字混合自适应波束成形信号模型,分析了抗干扰性能影响因素。仿真结果表明所提方法能够有效减少ADC量化精度的影响,对不同强度干扰均表现出很好的干扰抑制效果,与传统数字波束成形方法相比,抗压制式干扰能力实现了突破。 展开更多

关键词 干扰抑制 自适应波束成形 模拟数字转换器 模拟数字混合

在线阅读 下载PDF 职称材料

数字模拟转换器阶梯波量子误差补偿 被引量：1

12

作者 陆祖良 黄璐 杨雁 《计量学报》 CSCD 北大核心 2012年第3期249-254,共6页

数字模拟转换器产生阶梯波中的基波分量用于精密测量时，量化误差是一个重要的影响因素。在理想转换的基础上，分析了这种影响，进而提出了量子误差的补偿方法，并以实验结果验证补偿的可能性及其效果。最后讨论了数字模拟转换器产生阶... 数字模拟转换器产生阶梯波中的基波分量用于精密测量时，量化误差是一个重要的影响因素。在理想转换的基础上，分析了这种影响，进而提出了量子误差的补偿方法，并以实验结果验证补偿的可能性及其效果。最后讨论了数字模拟转换器产生阶梯波量化误差的性质。 展开更多

关键词 计量学 阶梯波 数字模拟转换器 量子误差 精密测量

在线阅读 下载PDF 职称材料

一款结合数字校正技术的流水线ADC设计 被引量：1

13

作者 彭蓓 万培元 +2 位作者 李浩 黄冠中 林平分 《半导体技术》 CAS CSCD 北大核心 2011年第9期701-704,共4页

基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合... 基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。 展开更多

关键词 CMOS 数字校正技术 偏移双通道技术 流水线模数转换器 信噪失真比

在线阅读 下载PDF 职称材料

基于频域特性的流水线ADC数字校正技术 被引量：1

14

作者 孙可旭 何乐年 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2013年第8期1393-1402,共10页

针对流水线结构模拟数字转换器(ADC)中电容失配及放大器增益非线性引入的误差,提出一种新的数字校正技术.基于误差的频域特性,对电容失配和放大器增益非线性进行检测.每次检测后,通过变步长爬山算法和迭代算法,在数字域相应地调整校正... 针对流水线结构模拟数字转换器(ADC)中电容失配及放大器增益非线性引入的误差,提出一种新的数字校正技术.基于误差的频域特性,对电容失配和放大器增益非线性进行检测.每次检测后,通过变步长爬山算法和迭代算法,在数字域相应地调整校正函数来消除误差.基于该数字校正方法设计一个带有放大器增益非线性和1%电容失配的15位100MSPS的流水线ADC.仿真结果表明,经过数字校正SNDR和SFDR分别从56.4dB和60.4dB提高到91dB和107.6dBc,验证了该数字校正方法的有效性. 展开更多

关键词 数字校正 流水线模数转换器 高阶非线性误差

在线阅读 下载PDF 职称材料

Silicon Laboratories推出内建高速16位模拟数字转换器的8位微控制器系列

15

《半导体技术》 CAS CSCD 北大核心 2004年第8期87-87,共1页

关键词 SILICON Laboratories公司 模拟数字转换器 微控制器 C8051F064

在线阅读 下载PDF 职称材料

一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环

16

作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报（自然科学版）》 北大核心 2017年第6期44-49,共6页

提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多

关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 全数字锁相环

在线阅读 下载PDF 职称材料

13bit 50MS/s CMOS流水线ADC的设计

17

作者 郭睿 李福乐 张春 《半导体技术》 CAS CSCD 北大核心 2009年第10期1022-1026,共5页

介绍了一种新的流水线ADC校准算法,并利用该校准算法完成了一个13 bit,50MS/s流水线ADC的设计。该校准算法对级电路的比较器和后级电路的输出码字的出现频率进行统计,得到各个级电路输出位的真实权值,可以同时校准多种非理想因素如运放... 介绍了一种新的流水线ADC校准算法,并利用该校准算法完成了一个13 bit,50MS/s流水线ADC的设计。该校准算法对级电路的比较器和后级电路的输出码字的出现频率进行统计,得到各个级电路输出位的真实权值,可以同时校准多种非理想因素如运放有限增益、电容失配等造成的误差。电路采用UMC0.18μm混合工艺,1.8V电源电压。通过SPECTRE仿真获得晶体管级级电路的输入输出关系,将其结果导入顶层行为级模型进行校准。仿真结果表明,在50MHz采样率、5MHz输入信号下,通过校准算法SFDR由44.1dB提升至102.2dB,SNDR由40.9dB提升至79.9dB,ENOB由6.5bit提升至12.98bit。 展开更多

关键词 流水线模数转换器 数字后台校准 运放有限直流增益 电容失配

在线阅读 下载PDF 职称材料

模拟传感器与数字计算机间的新型接口 被引量：1

18

作者 郑伟 傅佳旭 +1 位作者 王力杰 张礼勇 《传感器技术》 CSCD 北大核心 2002年第4期7-9,共3页

主要介绍了一种模拟传感器与计算机的新型接口———一种基于Z -元件的V/F转换器 ,并应用现代控制理论 ,详细阐述了此接口在使用过程中 。

关键词 模拟传感器 数字计算机 接口 V/F转换器 Z-元件

在线阅读 下载PDF 职称材料

一种提高 A/D 转换器分辨率的实用方法

19

作者 章文舒 《电测与仪表》 北大核心 1998年第9期31-32,共2页

提高Ａ／Ｄ转换器分辨率的方法很多。本方法简单、易实现，并消除了扩展电路中元件性能参数波动对Ａ／Ｄ转换准确度的影响。

关键词 A/D转换器 分辨率 模拟/数字 转换器

在线阅读 下载PDF 职称材料

用于心电信号的能量最大化模拟信息转换系统 被引量：6

20

作者 池博浩 江浩 +1 位作者 钱慧 冯忱晖 《仪器仪表学报》 EI CAS CSCD 北大核心 2021年第3期213-220,共8页

现有便携式心电采集系统需要低功耗高分辨率的模拟数字转换模块,虽然基于脉冲宽度调制的模拟信息转换器(AIC)可以有效降低系统的采样速率,但是该系统量化部分的转化时钟与量化精度成正比,因此存在功耗过高的问题。依据心电信号的能量不... 现有便携式心电采集系统需要低功耗高分辨率的模拟数字转换模块,虽然基于脉冲宽度调制的模拟信息转换器(AIC)可以有效降低系统的采样速率,但是该系统量化部分的转化时钟与量化精度成正比,因此存在功耗过高的问题。依据心电信号的能量不均衡特性,提出一种基于功率熵的精度可调时间-数字转换模块(TDC)设计方法。以能量最大化作为设计准则的基本思想,通过分析ECG信号的功率谱熵,确定系统观测向量所需的最小量化精度,实现AIC时间编码系统的优化设计。测试结果表明,该设计方法能够在压缩比为4,重构信噪比为38.91 dB,重构精度为0.36%的情况下,在采样心电信号的同时减少了80%的TDC内部时钟动态翻转,从而有效降低功耗。 展开更多

关键词 随机解调器 压缩感知 亚奈奎斯特采样 模拟信息转换器 脉冲宽度调制 时间-数字转换 功率谱熵

在线阅读 下载PDF 职称材料