检索结果-维普期刊中文期刊服务平台

基于现场可编程门阵列的Linux统一加密设置认证算法的流水线架构: 1; 作者杨文勇黄鹭 +3 位作者吴孔程曹春晖赵禀睿李晓潮《厦门大学学报（自然科学版）》 CAS CSCD 北大核心 2018年第4期572-580,共9页; Linux统一加密设置(LUKS)是Linux操作系统的标准磁盘加密认证规范并得到广泛应用.由于其算法构成复杂且所需资源较多,如何利用单个现场可编程门阵列(FPGA)的有限资源来实现整个算法并获得高吞吐率是研究工作的重点和难点.为此,研究了一... 展开更多; 关键词 Linux统一加密设置认证密钥派生函数安全散列算法高级加密标准ST-box 流水线架构; 在线阅读下载PDF 职称材料

基于FPGA的SM4算法高效实现方案被引量：4: 2; 作者张宏科袁浩楠 +3 位作者丁文秀闫峥李斌梁栋《通信学报》 EI CSCD 北大核心 2024年第5期140-150,共11页; 针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式... 展开更多; 关键词 SM4算法 FPGA实现流水线架构代数式S盒; 在线阅读下载PDF 职称材料

低硬件成本256点FFT处理器的IP核设计被引量：1: 3; 作者于建范浩阳《数据采集与处理》 CSCD 北大核心 2022年第4期917-925,共9页; 设计了一种基于现场可编程门阵列(Field programmable gate array,FPGA)的低硬件成本256点快速傅里叶变换(Fast Fourier transform,FFT)处理器的IP核。采用按频率抽取的基⁃24算法和单路延迟负反馈(Single⁃path delay feedback,SDF)流水... 展开更多; 关键词快速傅里叶变换旋转因子串接CSD常数乘法器流水线架构硬件成本; 在线阅读下载PDF 职称材料

NAND Flash控制器中RS码的设计与验证被引量：3: 4; 作者张文静姚智慧《计算机工程与设计》 CSCD 北大核心 2013年第7期2590-2594,共5页; 由于工艺制约,NAND Flash存储器会出现位差错现象,为此引入了RS码保证其数据完整性和正确性。在研究RS码基本原理基础上,给出了编码和译码的电路实现,其中采用并行结构实现钱式搜索电路、采用流水线架构实现译码。与传统方法相比,该实... 展开更多; 关键词存储器编码译码并行结构流水线架构案功能仿真; 在线阅读下载PDF 职称材料

多重决策论图像脉冲降噪算法及其硬件实现: 5; 作者伍赛杨晶晶 +1 位作者王盛陈更生《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第6期832-842,851,共12页; 脉冲噪声是导致图像质量退化的重要因素.针对嵌入式系统应用的实时处理要求,提出基于多重决策论的降噪算法.针对传统决策论算法在降噪性能和算法稳定性中存在的问题,结合硬件设计的特点,在决策过程中引入了多重判定来选取邻域最优插值... 展开更多; 关键词多重决策论脉冲降噪硬件实现流水线架构实时处理; 在线阅读下载PDF 职称材料

面向OFDM应用的低硬件开销低功耗64点FFT处理器设计被引量：4: 6; 作者于建《电讯技术》北大核心 2020年第3期338-343,共6页; 在基于正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)的无线系统中,快速傅里叶变换(Fast Fourier Transform,FFT)作为关键模块,消耗着大量的硬件资源。为此,针对于IEEE802. 11a标准的无线局域网基带技术,提出了一种... 展开更多; 关键词正交频分复用快速傅里叶变换处理器改良蝶形架构 CSD常数乘法器流水线架构; 在线阅读下载PDF 职称材料

应用于UWB系统的低硬件开销128点FFT处理器设计: 7; 作者于建赵炅柱《数据采集与处理》 CSCD 北大核心 2019年第2期358-366,共9页; 快速傅里叶变换(Fast Fourier transform,FFT)处理器是数字信号处理领域的核心单元。本文针对超宽带(Ultra wideband,UWB)系统提出了一种低硬件开销的128点FFT处理器设计方案。此方案在算法上采用了混合基-24-23算法,硬件实现上采用了... 展开更多; 关键词傅里叶变换混合基算法 CSD常数乘法器布斯乘法器流水线架构; 在线阅读下载PDF 职称材料

题名基于现场可编程门阵列的Linux统一加密设置认证算法的流水线架构: 1; 作者杨文勇黄鹭吴孔程曹春晖赵禀睿李晓潮; 机构厦门城市职业学院电子与信息工程系厦门大学信息科学与技术学院; 出处《厦门大学学报（自然科学版）》 CAS CSCD 北大核心 2018年第4期572-580,共9页; 基金福建省高校重点实验室建设资金厦门市科技局科技专项 2017年厦门大学教学改革研究项目; 文摘 Linux统一加密设置(LUKS)是Linux操作系统的标准磁盘加密认证规范并得到广泛应用.由于其算法构成复杂且所需资源较多,如何利用单个现场可编程门阵列(FPGA)的有限资源来实现整个算法并获得高吞吐率是研究工作的重点和难点.为此,研究了一种高能效的LUKS认证算法流水线架构,包括采用4级流水线的安全散列算法(SHA-1)和8级流水线的基于密码的密钥派生函数(PBKDF2)-基于哈希消息验证代码(HMAC)-SHA-1),并使用块随机存取存储器(BRAM)实现了基于S盒和T盒(ST-box)映射表的高级加密标准(AES)-128-电子密码本模式(ECB)算法,以节省FPGA的查找表资源用于上述的流水线架构实现.运行结果显示本设计的密码遍历速度达到了342s-1,功耗仅为5.27W,每个密钥的平均计算能量为0.015J.口令恢复速度超过了工作频率为700 MHz、480核的GTX 480图像处理器(GPU),同时其能耗仅为GPU的1/13.; 关键词 Linux统一加密设置认证密钥派生函数安全散列算法高级加密标准ST-box 流水线架构; Keywords Linux unified key setup（LUKS） authentication password based key derivation function（PBKDF2） secure hash algorithm （SHA-1） avanced encryption standard（AES） ST box pipelined architecture; 分类号 TP309.7 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于FPGA的SM4算法高效实现方案被引量：4: 2; 作者张宏科袁浩楠丁文秀闫峥李斌梁栋; 机构西安电子科技大学网络与信息安全学院中国电子科技集团公司第五十四研究所西安电子科技大学空天地一体化综合业务网全国重点实验室西安电子科技大学杭州研究院; 出处《通信学报》 EI CSCD 北大核心 2024年第5期140-150,共11页; 基金国家自然科学基金资助项目(No.U23A20300,No.62072351) 陕西省自然科学基础研究计划重点基金资助项目(No.2023-JC-ZD-35) 陕西省自然科学基础研究计划基金资助项目(No.2023-JC-YB-500)。; 文摘针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率。同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的。测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%。; 关键词 SM4算法 FPGA实现流水线架构代数式S盒; Keywords SM4 algorithm FPGA implementation pipeline architecture algebraic S-box; 分类号 TN92 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名低硬件成本256点FFT处理器的IP核设计被引量：1: 3; 作者于建范浩阳; 机构河北民族师范学院物理与电子工程学院; 出处《数据采集与处理》 CSCD 北大核心 2022年第4期917-925,共9页; 基金河北省自然科学基金(F2020101001) 河北省引进留学人员资助项目(C20210301) +1 种基金河北民族师范学院科学技术研究项目(PT2019026)。; 文摘设计了一种基于现场可编程门阵列(Field programmable gate array,FPGA)的低硬件成本256点快速傅里叶变换(Fast Fourier transform,FFT)处理器的IP核。采用按频率抽取的基⁃24算法和单路延迟负反馈(Single⁃path delay feedback,SDF)流水线架构用于减少旋转因子的复数乘法运算复杂度。为了降低硬件成本,提出了一种串接正则有符号数(Canonical signed digit,CSD)常数乘法器取代常用的布斯乘法器用来完成旋转因子W^(i)_(256)与对应序列的复数乘法运算,同时这种乘法器还能够移除存储旋转因子系数的只读存储器(Read only memory,ROM)。该处理器IP核基于QUARTUS PRIME平台进行综合,在Cyclone 10LP FPGA上实现。结果显示,该FFT处理器最高工作频率为100 MHz,对于24位符号数FFT运算,逻辑单元(Logic elements,LEs)使用量与记忆体位(Memory bits,MBs)使用量仅为3978 LEs和6456 MBs。; 关键词快速傅里叶变换旋转因子串接CSD常数乘法器流水线架构硬件成本; Keywords fast Fourier transform(FFT) twiddle factor cascade CSD constant multiplier pipelined architecture hardware⁃cost; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名NAND Flash控制器中RS码的设计与验证被引量：3: 4; 作者张文静姚智慧; 机构中国航天科工集团第二研究院; 出处《计算机工程与设计》 CSCD 北大核心 2013年第7期2590-2594,共5页; 文摘由于工艺制约,NAND Flash存储器会出现位差错现象,为此引入了RS码保证其数据完整性和正确性。在研究RS码基本原理基础上,给出了编码和译码的电路实现,其中采用并行结构实现钱式搜索电路、采用流水线架构实现译码。与传统方法相比,该实现缩短了计算周期,提高了最高工作频率。在Quartus平台下对RS编译码模块进行功能仿真,仿真结果表明,该纠错码能够满足NAND flash存储器纠错要求,是一种正确适用的纠错方案。; 关键词存储器编码译码并行结构流水线架构案功能仿真; Keywords storage encoder decoder parallel structure pipelining strueture function simulation; 分类号 TP309 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名多重决策论图像脉冲降噪算法及其硬件实现: 5; 作者伍赛杨晶晶王盛陈更生; 机构复旦大学专用集成电路与系统国家重点实验室; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第6期832-842,851,共12页; 基金上海市科委"科技创新行动计划"(08706200100); 文摘脉冲噪声是导致图像质量退化的重要因素.针对嵌入式系统应用的实时处理要求,提出基于多重决策论的降噪算法.针对传统决策论算法在降噪性能和算法稳定性中存在的问题,结合硬件设计的特点,在决策过程中引入了多重判定来选取邻域最优插值像素进行脉冲噪声点的像素替换,以提高降噪效果;并采用流水线结构的电路设计来提高其硬件实现特性.逻辑综合和基于FPGA的设计验证结果表明,该算法对于各类任意灰度值、不同浓度的双极型脉冲噪声都具有优异的脉冲降噪性能,且算法的计算复杂度低、所占用的逻辑资源和存储资源少,可以很好地满足高清视频图像处理和实时应用的要求.; 关键词多重决策论脉冲降噪硬件实现流水线架构实时处理; Keywords multi-decision impulse de-noising hardware implementation pipeline real-timeprocessing; 分类号 TP391.4 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名面向OFDM应用的低硬件开销低功耗64点FFT处理器设计被引量：4: 6; 作者于建; 机构河北民族师范学院物理与电子工程系; 出处《电讯技术》北大核心 2020年第3期338-343,共6页; 基金河北民族师范学院科学技术研究项目(PT2019026) 河北省承德市科技计划自筹经费项目(201904A075)。; 文摘在基于正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)的无线系统中,快速傅里叶变换(Fast Fourier Transform,FFT)作为关键模块,消耗着大量的硬件资源。为此,针对于IEEE802. 11a标准的无线局域网基带技术,提出了一种低硬件开销、低功耗的基-24算法流水线架构FFT处理器设计方案。在硬件实现上,采用单路延迟负反馈(Single-path Delay Feedback,SDF)流水线架构;为了降低硬件资源消耗,基于新型的改良蝶形架构利用正则有符号数(Canonical Signed Digit,CSD)常数乘法器替代布斯乘法器完成所有的复数乘法运算。设计采用QUARTUS PRIME工具进行开发,搭配Cyclone 10 LP系列器件,编译结果显示该方案与其他已存在的方案相比,至少节约硬件成本25%,降低功耗18%。; 关键词正交频分复用快速傅里叶变换处理器改良蝶形架构 CSD常数乘法器流水线架构; Keywords OFDM FFT processor modified butterfly architecture CSD constant multiplier pipelined architecture; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名应用于UWB系统的低硬件开销128点FFT处理器设计: 7; 作者于建赵炅柱; 机构河北民族师范学院物理与电子工程系韩国圆光大学; 出处《数据采集与处理》 CSCD 北大核心 2019年第2期358-366,共9页; 基金河北民族师范学院科研课题(PT201507)资助项目; 文摘快速傅里叶变换(Fast Fourier transform,FFT)处理器是数字信号处理领域的核心单元。本文针对超宽带(Ultra wideband,UWB)系统提出了一种低硬件开销的128点FFT处理器设计方案。此方案在算法上采用了混合基-24-23算法,硬件实现上采用了单路延迟负反馈(Single delay feedback,SDF)流水线架构,在处理复数乘法运算上,提出一种新型串接正则有符号数(Canonical signed digit,CSD)常数乘法器替代常用布斯乘法器对旋转因子W1i28的复数乘法运算进行实现,大幅降低了FFT处理器消耗的硬件资源。本文设计基于QUARTUS PRIME平台进行开发,并搭配Cyclone 10 LP系列器件,编译报告显示本文方案对比于其他已存在的方案,具有最低的硬件开销和功耗。; 关键词傅里叶变换混合基算法 CSD常数乘法器布斯乘法器流水线架构; Keywords fast Fourier transform(FFT) mixed radix algorithm canonical signed digit(CSD)constant multiplier Booth multiplier pipelined architecture; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于现场可编程门阵列的Linux统一加密设置认证算法的流水线架构	杨文勇黄鹭吴孔程曹春晖赵禀睿李晓潮	《厦门大学学报（自然科学版）》 CAS CSCD 北大核心	2018	0	在线阅读下载PDF 职称材料
2	基于FPGA的SM4算法高效实现方案	张宏科袁浩楠丁文秀闫峥李斌梁栋	《通信学报》 EI CSCD 北大核心	2024	4	在线阅读下载PDF 职称材料
3	低硬件成本256点FFT处理器的IP核设计	于建范浩阳	《数据采集与处理》 CSCD 北大核心	2022	1	在线阅读下载PDF 职称材料
4	NAND Flash控制器中RS码的设计与验证	张文静姚智慧	《计算机工程与设计》 CSCD 北大核心	2013	3	在线阅读下载PDF 职称材料
5	多重决策论图像脉冲降噪算法及其硬件实现	伍赛杨晶晶王盛陈更生	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2013	0	在线阅读下载PDF 职称材料
6	面向OFDM应用的低硬件开销低功耗64点FFT处理器设计	于建	《电讯技术》北大核心	2020	4	在线阅读下载PDF 职称材料
7	应用于UWB系统的低硬件开销128点FFT处理器设计	于建赵炅柱	《数据采集与处理》 CSCD 北大核心	2019	0	在线阅读下载PDF 职称材料