期刊文献+
共找到19篇文章
< 1 >
每页显示 20 50 100
一种基于可编程流水线型时间-数字转换器的全数字锁相环
1
作者 王鑫 施明旻 +4 位作者 张文京 戴家豪 吴越 王子轩 郭宇锋 《固体电子学研究与进展》 CAS 北大核心 2020年第4期280-286,共7页
提出了一种基于可编程流水线型时间-数字转换器的全数字锁相环。时间-数字转换器使用可编程增益时间放大器实现两级时间量化。补偿器用于校正可编程增益时间放大器的增益误差。低压数控振荡器使用电流复用结构来降低功耗,并使用桥接电... 提出了一种基于可编程流水线型时间-数字转换器的全数字锁相环。时间-数字转换器使用可编程增益时间放大器实现两级时间量化。补偿器用于校正可编程增益时间放大器的增益误差。低压数控振荡器使用电流复用结构来降低功耗,并使用桥接电容技术来提高频率分辨率。该全数字锁相环采用65 nm CMOS技术进行制造,测量结果表明,带内和带外相位噪声分别为-90 dBc/Hz@10 kHz偏移和-130 dBc/Hz@1 MHz偏移。RMS和峰峰值抖动分别为1.24 ps和8.65 ps。 展开更多
关键词 数字锁相环 时间-数字转换器 可编程增益时间放大器 电流复用
在线阅读 下载PDF
基于新型时间放大器流水线时间数字转换器 被引量:1
2
作者 魏星 陈柱佳 +2 位作者 李威 黄志洪 杨海钢 《太赫兹科学与电子信息学报》 北大核心 2018年第1期164-169,共6页
针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用三级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0... 针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用三级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0.35μm标准CMOS工艺下完成整体流水线型TDC的设计,仿真结果显示,输入动态范围为6.11 ns,时间分辨力为13.1 ps,转换速率为50 MSamples/s。相比于传统基于脉冲序列时间放大器的TDC,转换速率提高19.5%,精确度提高33.7%。 展开更多
关键词 时间数字转换器 流水线 时间放大器 门控延时单元
在线阅读 下载PDF
一款14位流水线-逐次逼近型模数转换器设计 被引量:3
3
作者 张浩松 唐鹤 《电子与封装》 2020年第7期16-21,共6页
基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同... 基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同时通过在后三级流水线各增加一位冗余位来消除比较器失调电压对ADC性能所带来的影响。前仿真结果表明:在电源电压为0.8 V、采样速率为1 GSample/s、输入信号频率约为103.52 MHz、满摆幅为1.6 V的情况下,ADC的有效位数(ENOB)为12.16位,信噪失真比(SNDR)为74.98 dB,无杂散动态范围(SFDR)为86.58 dB,总功耗约为75 mW,面积为0.1849 mm^2。 展开更多
关键词 流水线-逐次逼近模数转换器 多比较器结构 电容数模转换器
在线阅读 下载PDF
一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环
4
作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报(自然科学版)》 北大核心 2017年第6期44-49,共6页
提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多
关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 数字锁相环
在线阅读 下载PDF
一种基于边沿切换技术的随机时间-数字转换器
5
作者 王子轩 蔡志匡 +2 位作者 胡善文 周波 杨恒新 《南京邮电大学学报(自然科学版)》 北大核心 2016年第5期90-95,共6页
提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13... 提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13μm CMOS工艺流片验证,测试结果表明,采用边沿切换技术后,STDC可达到1 ps的高分辨率,功耗仅0.9 m W。此外,边沿切换技术还具有减少失配和降低闪烁噪声的效果。 展开更多
关键词 时间-数字转换器 随机时间-数字转换器 边沿切换技术 分辨率
在线阅读 下载PDF
一种12位50MS/s CMOS流水线A/D转换器
6
作者 张欧 王新安 葛彬杰 《现代电子技术》 2011年第12期176-179,共4页
采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依... 采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 展开更多
关键词 A/D转换器 流水线结构 时间常数匹配 数字校正
在线阅读 下载PDF
基于时钟抖动流水线结构的高效率真随机数发生器
7
作者 董亮 凌锋 朱磊 《现代电子技术》 北大核心 2024年第14期70-76,共7页
现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机... 现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机数学模型的设计方法,由差分构架的两级时钟抖动流水线组成。第一级流水线中两个环形振荡器在规定时间内累积抖动,第二级流水线利用近似相同的两个环形振荡器的微小周期差构建时间数字转换器,对第一级输出的高斯抖动进行量化,通过数字化模块输出随机比特。在时间数字转换器运行过程中,第一级流水线已经重新启动累积下一个阶段的抖动,减少了空闲时间,提高了真随机数的质量和效率。在Xilinx Atrix-7平台进行了验证,该结构的硬件资源仅消耗了25个LUTs和13个DFFs,获得高达32.55 Mb/s的吞吐量。 展开更多
关键词 真随机数发生器 时钟抖动 流水线结构 随机性 环形振荡器 时间数字转换器
在线阅读 下载PDF
PCM1744型音频数字-模拟转换器的性能及应用
8
作者 王毅 《集成电路应用》 2002年第5期52-55,共4页
本文简要介绍PCM1744型音频数字-模拟转换器的结构、性能、封装型式及应用中的注意事项。
关键词 PCM1744 音频数字-模拟转换器 DAC 电路结构 技术规范
在线阅读 下载PDF
ams公司新的高分辨率时间-数字转换器提供更好的物体检测并免去了激光雷达
9
作者 戴朝典 《汽车电器》 2017年第3期17-17,共1页
ams公司,一家高性能传感器解决方案和模拟IC的领先供应商推出了一款其市场领先的时间-数字转换器(TDC)的能够提供更高速度和精度并且与低的功率消耗相结合的新版本,该新的TDC-GPX2还配备了标准低电压差分信号(LVDS)和串行外围接口... ams公司,一家高性能传感器解决方案和模拟IC的领先供应商推出了一款其市场领先的时间-数字转换器(TDC)的能够提供更高速度和精度并且与低的功率消耗相结合的新版本,该新的TDC-GPX2还配备了标准低电压差分信号(LVDS)和串行外围接口(SPI)和一个更小的9mm×9mm的QFN64封装。 展开更多
关键词 时间-数字转换器 AMS 激光雷达 物体检测 高分辨率 低电压差分信号 串行外围接口 功率消耗
在线阅读 下载PDF
PWC318在Σ-Δ型A/D转换器中的应用
10
作者 韩雁 《工矿自动化》 北大核心 2003年第2期17-19,共3页
介绍了Σ -Δ型A/D转换器的构成和特点 ,提出由硬件和软件相结合实现Σ -Δ型A/D转换的新思想 ,并叙述了由PWC318、积分器、比较器和单片机 89C5 2构成Σ -Δ型A/D转换电路的硬件和软件设计。
关键词 Σ-ΔA/D转换器 过采样 数字滤波 迭加技术 PWC318
在线阅读 下载PDF
双斜坡型A/D转换器作为传感器终端时补偿传感器非线性的新方法 被引量:2
11
作者 闫智义 赵凤全 白广臣 《吉林工学院学报(自然科学版)》 1993年第3期37-42,共6页
本文讨论了改变A/D变换器基准电压以补偿数字表传感器非线性的新方法。作为例子,给出了数字温度计的计算方法,结果表明:方法是简便、实用的。
关键词 数字电压表 -转换器 传感器 非线性补偿 数字温度计 双斜坡
在线阅读 下载PDF
小面积、微功耗增量型Sigma-Delta ADC设计 被引量:5
12
作者 姚立斌 陈楠 韩庆林 《红外技术》 CSCD 北大核心 2015年第12期1011-1015,共5页
模拟数字转换器(ADC)是智能化传感器的一个重要组成部分。阵列型传感器应用对ADC的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求ADC具有较高的精度,对阵列型传感器用ADC的设计提出了挑战。在分析各类型ADC的性能优劣势的基础... 模拟数字转换器(ADC)是智能化传感器的一个重要组成部分。阵列型传感器应用对ADC的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求ADC具有较高的精度,对阵列型传感器用ADC的设计提出了挑战。在分析各类型ADC的性能优劣势的基础上,提出了应用增量型Sigma-Delta ADC来设计阵列型传感器应用。介绍了增量型Sigma-Delta ADC的架构设计以及电路设计,并在0.18?m CMOS工艺下流片。在40 k S/s的转换速度下,所设计的ADC达到了15 bit的精度,功耗为58?W,单个ADC的芯片面积为10?m×530?m。测试结果表明增量型Sigma-Delta ADC非常适合于阵列型传感器应用。 展开更多
关键词 -数字转换器(ADC) 增量Sigma-Delta ADC 微功耗电路设计
在线阅读 下载PDF
基于控阈技术的并行式A/D转换器设计 被引量:1
13
作者 吴训威 杭国强 《电子与信息学报》 EI CSCD 北大核心 2002年第2期250-256,共7页
该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。
关键词 并行式A/D转换器 设计 数字电路设计 控阈技术 空间-时间等效
在线阅读 下载PDF
重离子治癌装置中γ-γ符合时间测量系统设计 被引量:2
14
作者 颜俊伟 柯凌云 +11 位作者 陈金达 张秀玲 杜成名 杨海波 王长鑫 吴俊达 苏弘 千奕 佘乾顺 赵红赟 蒲天磊 孔洁 《电子科技大学学报》 EI CAS CSCD 北大核心 2021年第1期24-29,共6页
为实现重离子治癌装置中γ-γ符合时间的高精度和高分辨率测量,设计实现了符合时间的测量系统,该系统主要由高速比较器构成的定时甄别电路和基于现场可编程逻辑阵列(FPGA)的时间−数字转换(TDC)电路构成。FPGA-TDC通过“粗”时间和“细... 为实现重离子治癌装置中γ-γ符合时间的高精度和高分辨率测量,设计实现了符合时间的测量系统,该系统主要由高速比较器构成的定时甄别电路和基于现场可编程逻辑阵列(FPGA)的时间−数字转换(TDC)电路构成。FPGA-TDC通过“粗”时间和“细”时间结合的方法实现精确的时间测量:“粗”时间测量采用二进制计数器实现,“细”时间测量基于片内缓冲器和寄存器阵列构成的级联延迟链实现。实测结果表明,该符合时间测量系统的本征时间间隔测量分辨好于276 ps(FWHM)。构建了H8500耦合LYSO晶体阵列组成的测量系统,并对22Na 511 keVγ射线进行测试,结果表明时间测量精度优于1.12 ns(FWHM),且通过统计分析有效符合时间得到的晶体阵列位置映射散点图清晰。 展开更多
关键词 符合时间测量系统 现场可编程逻辑阵列FPGA 时间间隔测量 时间-数字转换器TDC
在线阅读 下载PDF
基于FPGA与GPS的时间测量电路设计与实现 被引量:8
15
作者 尹俊 倪发福 +6 位作者 张建川 李运杰 郑洋德 白晓 张亚鹏 张鹏鸣 王彦瑜 《原子能科学技术》 EI CAS CSCD 北大核心 2019年第1期151-157,共7页
为宇宙射线缪子(μ子)测量实验设计了基于FPGA的高精度时间-数字转换器(TDC),结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式,用计数器实现动态范围大于1 s的粗时间测量;使... 为宇宙射线缪子(μ子)测量实验设计了基于FPGA的高精度时间-数字转换器(TDC),结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式,用计数器实现动态范围大于1 s的粗时间测量;使用FPGA加法进位延时链构建时间内插完成了细时间测量,并借助Wave-Union与bin-by-bin方法提高时间分辨并改善非线性。实验室测试双边沿TDC的时间分辨为16.68 ps,时间测量精度(RMS)好于45 ps。测量结果表明,该TDC满足脉冲前沿时间甄别要求。 展开更多
关键词 宇宙射线缪子测量 FPGA 时间-数字转换器 GPS
在线阅读 下载PDF
基于FPGA的时间间隔测量设计与实现 被引量:7
16
作者 魏煜秦 孔洁 +6 位作者 杨海波 赵红赟 千奕 佘乾顺 陈金达 李良辉 苏弘 《原子能科学技术》 EI CAS CSCD 北大核心 2017年第10期1893-1897,共5页
本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wa... 本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wave-Union方法对超大码宽进行了分割。为检验TDC的性能,对其进行了多项测试,获得较好的测试结果。该TDC在大于200ms的动态范围内的时间分辨率小于50ps。微分非线性(DNL)的范围为-1~1.5LSB,积分非线性(INL)的范围为-1.5~1.5LSB。该TDC将应用于In-beam PET影像装置中的飞行时间测量。 展开更多
关键词 时间-数字转换器 FPGA 进位链 Wave-Union
在线阅读 下载PDF
A QTC-based signal readout for position-sensitive multi-output detectors 被引量:2
17
作者 Wei Zhou Zhi-Ming Zhang +14 位作者 Dao-Wu Li Pei-Lin Wang Bao-Tong Feng Xian-Chao Huang Ting-Ting Hu Xiao-Hui Li Yan Chen Ying-Jie Wang Yan-Tao Liu Yi-Wen Zhang Shi-Feng Sun Xiao-Yue Gu Ming-Jie Yang Xiong Xiao Long Wei 《Nuclear Science and Techniques》 SCIE CAS CSCD 2016年第5期208-214,共7页
A new signal readout method for position-sensitive multi-output detectors,such as those in high-energy spectroscopy measurement and nuclear imaging,was developed by combining the charge division circuit,summing circui... A new signal readout method for position-sensitive multi-output detectors,such as those in high-energy spectroscopy measurement and nuclear imaging,was developed by combining the charge division circuit,summing circuit and charge-to-time conversion(QTC) circuit.The 64 outputs of a Hamamatsu H8500 position-sensitive photomultiplier tube were processed,and three digital pulses were generated.The widths of digital pulses were determined using the time-to-digital converter in an field programmable gate array.The energy and position information of incident y-rays is estimated based on the proportionality between the width of digital pulses and input charge created by y-photons.A prototype was built using discrete components and tested,and the energy and position resolutions were improved compared with that obtained with standard ADCs.This method greatly simplifies the front-end electronics and the digital interface.It enables a compact electronics system and an easy integration into an ASIC. 展开更多
关键词 输出信号 位置灵敏探测器 多输出 读出 位置灵敏光电倍增管 现场可编程门阵列 时间-数字转换器 位置敏感探测器
在线阅读 下载PDF
一种高精度可调阈值产生器 被引量:1
18
作者 杨媛 付华光 《固体电子学研究与进展》 CSCD 北大核心 2017年第4期279-283,共5页
基于CSMC 0.25μm BCD工艺,设计了一种高精度的可调阈值产生电路,采用一个7位的DAC和两个5位的DAC结合电阻分压产生8个输出电压,且输出电压可调,精度高。仿真结果表明,对于5位的DAC电路,最大的误差为0.002V,对于基准为1V的电压而言其相... 基于CSMC 0.25μm BCD工艺,设计了一种高精度的可调阈值产生电路,采用一个7位的DAC和两个5位的DAC结合电阻分压产生8个输出电压,且输出电压可调,精度高。仿真结果表明,对于5位的DAC电路,最大的误差为0.002V,对于基准为1V的电压而言其相对误差只有0.2%,实际测试结果表明电路的最大误差为0.98%。因此,该电路具有面积小、功耗低、精度高的优点。该电路可用于新型射线探测器材料——碲锌镉晶体(CdZnTe,简称CZT)探测器和其他需要可调多阈值电压的应用场合。 展开更多
关键词 基准电流 加权电流舵 数字-模拟转换器 阈值产生器
在线阅读 下载PDF
采用TDC和SAR的高速低功耗两步式结构ADC设计 被引量:3
19
作者 崔凤梅 《电子器件》 CAS 北大核心 2019年第1期210-215,共6页
传统SAR ADC结构在高采样速率高精度运行时,会导致功率效率降低。因此,提出了一种新型的10位50 Msample/s混合结构两步式ADC,分别采用逐次接近寄存器(SAR) ADC和基于时间-数字转换器(TDC)的ADC作为粗和精转换器。通过结合SAR和TDC架构... 传统SAR ADC结构在高采样速率高精度运行时,会导致功率效率降低。因此,提出了一种新型的10位50 Msample/s混合结构两步式ADC,分别采用逐次接近寄存器(SAR) ADC和基于时间-数字转换器(TDC)的ADC作为粗和精转换器。通过结合SAR和TDC架构的优点,无需高增益放大器来实现倍增数模转换器高线性度,提出的架构可以在不影响操作速度的情况下实现ADC功耗降低。另外,两个数字误差校正分别用于补偿TDC误差和最终ADC输出。采用0.13μm COMS工艺进行了具体实现,面积为0.12 mm^2。测试结果显示,提出的ADC在1.2 V电源电压的消耗仅为1.2 mW,信噪比失真率为53.7 dB,无杂散动态范围为60 dB,FOM值为53.6 fJ/Conv。 展开更多
关键词 模数转换器 两步式结构 低功率 逐次逼近 时间数字转换
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部