一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环

1

作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报（自然科学版）》 北大核心 2017年第6期44-49,共6页

提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多

关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 全数字锁相环

在线阅读 下载PDF 职称材料

一种基于边沿切换技术的随机时间-数字转换器

2

作者 王子轩 蔡志匡 +2 位作者 胡善文 周波 杨恒新 《南京邮电大学学报（自然科学版）》 北大核心 2016年第5期90-95,共6页

提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13... 提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13μm CMOS工艺流片验证,测试结果表明,采用边沿切换技术后,STDC可达到1 ps的高分辨率,功耗仅0.9 m W。此外,边沿切换技术还具有减少失配和降低闪烁噪声的效果。 展开更多

关键词 时间-数字转换器 随机时间-数字转换器 边沿切换技术 分辨率

在线阅读 下载PDF 职称材料

一种12位50MS/s CMOS流水线A/D转换器

3

作者 张欧 王新安 葛彬杰 《现代电子技术》 2011年第12期176-179,共4页

采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依... 采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 展开更多

关键词 A/D转换器 流水线结构 时间常数匹配 数字校正

在线阅读 下载PDF 职称材料

基于时钟抖动流水线结构的高效率真随机数发生器

4

作者 董亮 凌锋 朱磊 《现代电子技术》 北大核心 2024年第14期70-76,共7页

现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机... 现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机数学模型的设计方法,由差分构架的两级时钟抖动流水线组成。第一级流水线中两个环形振荡器在规定时间内累积抖动,第二级流水线利用近似相同的两个环形振荡器的微小周期差构建时间数字转换器,对第一级输出的高斯抖动进行量化,通过数字化模块输出随机比特。在时间数字转换器运行过程中,第一级流水线已经重新启动累积下一个阶段的抖动,减少了空闲时间,提高了真随机数的质量和效率。在Xilinx Atrix-7平台进行了验证,该结构的硬件资源仅消耗了25个LUTs和13个DFFs,获得高达32.55 Mb/s的吞吐量。 展开更多

关键词 真随机数发生器 时钟抖动 流水线结构 随机性 环形振荡器 时间数字转换器

在线阅读 下载PDF 职称材料

基于时间—数字转换器的力矩传感器

5

作者 王嘉力 姜力 《传感器与微系统》 CSCD 北大核心 2008年第2期74-76,共3页

介绍了基于时间—数字转换器(TDC)的应变测量原理与特点。设计并制作了基于TDC技术的机器人关节力矩传感器。基于TDC应变测量原理的力矩传感器具有组成电路简单、系统电流消耗小的特点。对传感器进行了静动态校正,并分析了试验结果。

关键词 时间-数字转换器 力矩传感器 时间间隔测量

在线阅读 下载PDF 职称材料

PWC318在Σ-Δ型A/D转换器中的应用

6

作者 韩雁 《工矿自动化》 北大核心 2003年第2期17-19,共3页

介绍了Σ -Δ型A/D转换器的构成和特点 ,提出由硬件和软件相结合实现Σ -Δ型A/D转换的新思想 ,并叙述了由PWC318、积分器、比较器和单片机 89C5 2构成Σ -Δ型A/D转换电路的硬件和软件设计。

关键词 Σ-Δ型A/D转换器 过采样 数字滤波 迭加技术 PWC318

在线阅读 下载PDF 职称材料

面向FPGA-TDL-TDC的延迟时间逐位校准网络 被引量：1

7

作者 许玥 谢杰 +2 位作者 曾中明 张宝顺 吴东岷 《电子测量与仪器学报》 CSCD 北大核心 2024年第7期89-96,共8页

时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间... 时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。 展开更多

关键词 现场可编程逻辑门阵列 抽头延迟链-时间数字转换器 多层感知机 神经网络校准

在线阅读 下载PDF 职称材料

小面积、微功耗增量型Sigma-Delta ADC设计 被引量：5

8

作者 姚立斌 陈楠 韩庆林 《红外技术》 CSCD 北大核心 2015年第12期1011-1015,共5页

模拟数字转换器(ADC)是智能化传感器的一个重要组成部分。阵列型传感器应用对ADC的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求ADC具有较高的精度,对阵列型传感器用ADC的设计提出了挑战。在分析各类型ADC的性能优劣势的基础... 模拟数字转换器(ADC)是智能化传感器的一个重要组成部分。阵列型传感器应用对ADC的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求ADC具有较高的精度,对阵列型传感器用ADC的设计提出了挑战。在分析各类型ADC的性能优劣势的基础上,提出了应用增量型Sigma-Delta ADC来设计阵列型传感器应用。介绍了增量型Sigma-Delta ADC的架构设计以及电路设计,并在0.18?m CMOS工艺下流片。在40 k S/s的转换速度下,所设计的ADC达到了15 bit的精度,功耗为58?W,单个ADC的芯片面积为10?m×530?m。测试结果表明增量型Sigma-Delta ADC非常适合于阵列型传感器应用。 展开更多

关键词 模-数字转换器(ADC) 增量型Sigma-Delta ADC 微功耗电路设计

在线阅读 下载PDF 职称材料

基于控阈技术的并行式A/D转换器设计 被引量：1

9

作者 吴训威 杭国强 《电子与信息学报》 EI CSCD 北大核心 2002年第2期250-256,共7页

该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。

关键词 并行式A/D转换器 设计 数字电路设计 控阈技术 空间-时间等效

在线阅读 下载PDF 职称材料

重离子治癌装置中γ-γ符合时间测量系统设计 被引量：4

10

作者 颜俊伟 柯凌云 +11 位作者 陈金达 张秀玲 杜成名 杨海波 王长鑫 吴俊达 苏弘 千奕 佘乾顺 赵红赟 蒲天磊 孔洁 《电子科技大学学报》 EI CAS CSCD 北大核心 2021年第1期24-29,共6页

为实现重离子治癌装置中γ-γ符合时间的高精度和高分辨率测量,设计实现了符合时间的测量系统,该系统主要由高速比较器构成的定时甄别电路和基于现场可编程逻辑阵列(FPGA)的时间−数字转换(TDC)电路构成。FPGA-TDC通过“粗”时间和“细... 为实现重离子治癌装置中γ-γ符合时间的高精度和高分辨率测量,设计实现了符合时间的测量系统,该系统主要由高速比较器构成的定时甄别电路和基于现场可编程逻辑阵列(FPGA)的时间−数字转换(TDC)电路构成。FPGA-TDC通过“粗”时间和“细”时间结合的方法实现精确的时间测量:“粗”时间测量采用二进制计数器实现,“细”时间测量基于片内缓冲器和寄存器阵列构成的级联延迟链实现。实测结果表明,该符合时间测量系统的本征时间间隔测量分辨好于276 ps(FWHM)。构建了H8500耦合LYSO晶体阵列组成的测量系统,并对22Na 511 keVγ射线进行测试,结果表明时间测量精度优于1.12 ns(FWHM),且通过统计分析有效符合时间得到的晶体阵列位置映射散点图清晰。 展开更多

关键词 符合时间测量系统 现场可编程逻辑阵列FPGA 时间间隔测量 时间-数字转换器TDC

在线阅读 下载PDF 职称材料

基于FPGA与GPS的时间测量电路设计与实现 被引量：8

11

作者 尹俊 倪发福 +6 位作者 张建川 李运杰 郑洋德 白晓 张亚鹏 张鹏鸣 王彦瑜 《原子能科学技术》 EI CAS CSCD 北大核心 2019年第1期151-157,共7页

为宇宙射线缪子(μ子)测量实验设计了基于FPGA的高精度时间-数字转换器(TDC),结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式,用计数器实现动态范围大于1 s的粗时间测量;使... 为宇宙射线缪子(μ子)测量实验设计了基于FPGA的高精度时间-数字转换器(TDC),结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式,用计数器实现动态范围大于1 s的粗时间测量;使用FPGA加法进位延时链构建时间内插完成了细时间测量,并借助Wave-Union与bin-by-bin方法提高时间分辨并改善非线性。实验室测试双边沿TDC的时间分辨为16.68 ps,时间测量精度(RMS)好于45 ps。测量结果表明,该TDC满足脉冲前沿时间甄别要求。 展开更多

关键词 宇宙射线缪子测量 FPGA 时间-数字转换器 GPS

在线阅读 下载PDF 职称材料

基于FPGA的时间间隔测量设计与实现 被引量：8

12

作者 魏煜秦 孔洁 +6 位作者 杨海波 赵红赟 千奕 佘乾顺 陈金达 李良辉 苏弘 《原子能科学技术》 EI CAS CSCD 北大核心 2017年第10期1893-1897,共5页

本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wa... 本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wave-Union方法对超大码宽进行了分割。为检验TDC的性能,对其进行了多项测试,获得较好的测试结果。该TDC在大于200ms的动态范围内的时间分辨率小于50ps。微分非线性(DNL)的范围为-1~1.5LSB,积分非线性(INL)的范围为-1.5~1.5LSB。该TDC将应用于In-beam PET影像装置中的飞行时间测量。 展开更多

关键词 时间-数字转换器 FPGA 进位链 Wave-Union

在线阅读 下载PDF 职称材料

用于心电信号的能量最大化模拟信息转换系统 被引量：7

13

作者 池博浩 江浩 +1 位作者 钱慧 冯忱晖 《仪器仪表学报》 EI CAS CSCD 北大核心 2021年第3期213-220,共8页

现有便携式心电采集系统需要低功耗高分辨率的模拟数字转换模块,虽然基于脉冲宽度调制的模拟信息转换器(AIC)可以有效降低系统的采样速率,但是该系统量化部分的转化时钟与量化精度成正比,因此存在功耗过高的问题。依据心电信号的能量不... 现有便携式心电采集系统需要低功耗高分辨率的模拟数字转换模块,虽然基于脉冲宽度调制的模拟信息转换器(AIC)可以有效降低系统的采样速率,但是该系统量化部分的转化时钟与量化精度成正比,因此存在功耗过高的问题。依据心电信号的能量不均衡特性,提出一种基于功率熵的精度可调时间-数字转换模块(TDC)设计方法。以能量最大化作为设计准则的基本思想,通过分析ECG信号的功率谱熵,确定系统观测向量所需的最小量化精度,实现AIC时间编码系统的优化设计。测试结果表明,该设计方法能够在压缩比为4,重构信噪比为38.91 dB,重构精度为0.36%的情况下,在采样心电信号的同时减少了80%的TDC内部时钟动态翻转,从而有效降低功耗。 展开更多

关键词 随机解调器 压缩感知 亚奈奎斯特采样 模拟信息转换器 脉冲宽度调制 时间-数字转换 功率谱熵

在线阅读 下载PDF 职称材料

基于TDC的L_(CR)波切向应力检测方法的研究

14

作者 戴仙金 丁杰雄 李凌轩 《机械强度》 CAS CSCD 北大核心 2010年第1期144-147,共4页

基于固体中声速与应力的关系以及临界折射纵波(critically refracted longitudinal wave,LCR)的产生机理,提出一种利用LCR波从表面检测物体内部切向应力的实施方法,并对测量系统的硬件结构和工作原理进行详细阐述。针对应力改变导致的LC... 基于固体中声速与应力的关系以及临界折射纵波(critically refracted longitudinal wave,LCR)的产生机理,提出一种利用LCR波从表面检测物体内部切向应力的实施方法,并对测量系统的硬件结构和工作原理进行详细阐述。针对应力改变导致的LCR波传播时间的微量变化,系统采用基于逻辑门绝对传输时间原理工作的"时间—数字转换器"(time to digi-tal converter,TDC)来满足高精度的时间间隔测量要求。在测量过程中采用"单端发射—双端接收"的布局模式进一步降低测量误差,以提高应力检测的精度。 展开更多

关键词 LCR波 切向应力 时间间隔测量 时间-数字转换器(TDC)

在线阅读 下载PDF 职称材料