一种采用时域比较器的低功耗逐次逼近型模数转换器的设计 被引量：4

1

作者 张蕾 杨晨晨 王兴华 《北京理工大学学报》 EI CAS CSCD 北大核心 2020年第5期526-530,共5页

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时... 基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数(ENOB)为9.45 bits,功耗为13.48μW. 展开更多

关键词 逐次逼近模数转换器 模数转换器时域比较器 低功耗

在线阅读 下载PDF 职称材料

一种逐次逼近寄存器型模数转换器 被引量：5

2

作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页

设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平

在线阅读 下载PDF 职称材料

基于0.6μm工艺的流水线模数转换器设计 被引量：1

3

作者 陈曦 何乐年 +1 位作者 张鲁 尹坤 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第6期1080-1084,共5页

为了实现10位高性能和低功耗的流水线模拟数字转换器ADC,提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA),级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器,并... 为了实现10位高性能和低功耗的流水线模拟数字转换器ADC,提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA),级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器,并且使用了采样电容优化技术和数字校正技术.测试结果表明,在20MHz采样率和5 MHz输入信号频率条件下,由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR),相当于9.38个有效位数(ENOB),并且在5 V供电电压下的功耗仅为49 mW,达到了高SNDR性能、高线性度和低功耗的设计要求. 展开更多

关键词 模数转换器 采样保持电路 动态比较器 电容优化

在线阅读 下载PDF 职称材料

12位100MHz Bicmos流水线模数转换器的设计 被引量：1

4

作者 王小力 刘云涛 《西安交通大学学报》 EI CAS CSCD 北大核心 2008年第10期1204-1208,共5页

为了解决流水线结构模数转换器（ADC）的高速度、高精度和大动态范围兼顾问题，提出了一种改进的2．5b／级与1．5b／级结构相结合的系统设计方案．该系统中，流水线第1级采用2．5b／级结构，2～10级均采用1．5b／级结构，改进后的结构... 为了解决流水线结构模数转换器（ADC）的高速度、高精度和大动态范围兼顾问题，提出了一种改进的2．5b／级与1．5b／级结构相结合的系统设计方案．该系统中，流水线第1级采用2．5b／级结构，2～10级均采用1．5b／级结构，改进后的结构增大了系统的动态范围，同时更加模块化，降低了电路设计的复杂度．设计了2级Bicmos运算放大器，并提出了一种全新的应用于1．5b／级结构的差分比较器．所设计的运算放大器可同时实现高增益、大带宽，电路速度快，不需要额外的补偿电容，可应用于高频环境，并具有较大的输出摆幅．所设计的差分比较器电路简化，节省了元件，不需电阻分压网络产生参考电压，减小了芯片面积．ADC系统采用0．35μm Bicmos工艺技术和3．3V工作电压，经仿真实验，在100MHz的采样频率下，该系统的信噪比为73．7dB，对应的有效位为11．95b，无杂散动态范围为87．4dB，实现了12位高分辨率和100MHz的高采样速度． 展开更多

关键词 流水线 结构模数转换器 运算放大器 比较器

在线阅读 下载PDF 职称材料

低功耗高精度逐次逼近型模数转换器的设计 被引量：5

5

作者 袁小龙 赵梦恋 +1 位作者 吴晓波 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第12期2153-2157,共5页

为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调... 为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求. 展开更多

关键词 逐次逼近式模数转换器 比较器 开关时序 积分非线性 低功耗

在线阅读 下载PDF 职称材料

基于15位像素级模数转换器的640×512规格中波红外成像用48 mW数字读出电路 被引量：3

6

作者 于善哲 张雅聪 +6 位作者 牛育泽 周晔 卓毅 马丁 鲁文高 陈中建 李向阳 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2022年第4期785-791,共7页

提出了一种用于中波红外成像的基于15位像素级单斜率模数转换器的低功耗数字读出电路。像素级模数转换器采用一种新型功耗自适应的脉冲输出型比较器,只有当斜坡电压信号接近积分电压时,比较器才产生功耗。此外,比较器输出脉冲信号,降低... 提出了一种用于中波红外成像的基于15位像素级单斜率模数转换器的低功耗数字读出电路。像素级模数转换器采用一种新型功耗自适应的脉冲输出型比较器,只有当斜坡电压信号接近积分电压时,比较器才产生功耗。此外,比较器输出脉冲信号,降低了15位量化结果存储器上消耗的动态功耗。该存储器采用三管动态结构,仅占约54μm^(2)面积,以满足15μm像素中心距的面积约束。量化结果以电流模式读出到列级,避免相邻列总线间的电压串扰。基于0.18μm CMOS工艺,采用该结构,设计并制造了640×512规格的数字读出电路。测试结果表明,在120 Hz的帧频下,功耗仅为48 mW,总积分电容为740 fF,电荷处理能力为8.8 Me^(-)。在满阱状态,等效到积分电容的噪声电压为116μV,峰值信噪比为84 dB。 展开更多

关键词 红外焦平面阵列 数字读出电路 像素级单斜率模数转换器 功耗自适应比较器

在线阅读 下载PDF 职称材料

用于8位80MS/s模数转换器的增益数模单元电路 被引量：2

7

作者 董嗣万 朱樟明 +1 位作者 刘敏杰 杨银堂 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2016年第1期162-166,172,共6页

提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化... 提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位. 展开更多

关键词 增益数模单元 运放优化 传输门 动态比较器 流水线模数转换器

在线阅读 下载PDF 职称材料

逐次逼近型模数转换器研究进展 被引量：3

8

作者 田芮谦 宋树祥 +3 位作者 刘振宇 岑明灿 蒋品群 蔡超波 《广西师范大学学报（自然科学版）》 CAS 北大核心 2022年第5期24-35,共12页

逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)已占据中等速度和精度ADC的主要市场,其采样频率可达5 MHz,分辨率通常为8~16位。在保持其低功耗的固有优势下,SAR ADC设计面临更高速和... 逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)已占据中等速度和精度ADC的主要市场,其采样频率可达5 MHz,分辨率通常为8~16位。在保持其低功耗的固有优势下,SAR ADC设计面临更高速和更高精度的挑战。本文概述近年来逐次逼近型模数转换器的研究现状和先进技术,对电容阵列开关切换技术、比较器和校准方法进行归纳与讨论;对比了结合不同开关策略的电容阵列DAC性能;提出了适用于不同场景的比较器结构;对高速度、高精度、低功耗的SAR ADC研究进行了展望。 展开更多

关键词 逐次逼近 模数转换器 开关切换技术 比较器 校准

在线阅读 下载PDF 职称材料

一种采用4bit MDAC的12bit流水线模数转换器 被引量：2

9

作者 庞瑞龙 赵毅强 +1 位作者 岳森 秦国轩 《半导体技术》 CAS CSCD 北大核心 2014年第2期93-97,102,共6页

采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为... 采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。 展开更多

关键词 模数转换器(ADC) 增益数模(MDAC) 带驱动栅自举开关 开关电容比较器 CMOS工艺

在线阅读 下载PDF 职称材料

一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器 被引量：2

10

作者 张鹤玖 余宁梅 +1 位作者 吕楠 刘尕 《电子与信息学报》 EI CSCD 北大核心 2019年第6期1466-1471,共6页

为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极... 为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡,2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18μm CMOS工艺设计实现,ADC以19.49 k S/s的采样频率对1.32 kHz的输入进行采样,仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。 展开更多

关键词 列并行模数转换器 全差分输入 电流舵斜坡发生器 比较器

在线阅读 下载PDF 职称材料

一种用于高速以太网芯片的模数转换器

11

作者 唐敏 邹勤丽 殷文雄 《计算机工程》 CAS CSCD 北大核心 2011年第S1期306-308,共3页

为满足以太网应用的需求,在1.8 V电源电压下设计一种8 bit 150 MS/s流水线结构的模数转换器。利用栅压自举开关保证电路的低失真和非线性,采用可自动去失调的采样保持电路消除运放失调电压的影响,通过动态比较器降低功耗。仿真结果表明... 为满足以太网应用的需求,在1.8 V电源电压下设计一种8 bit 150 MS/s流水线结构的模数转换器。利用栅压自举开关保证电路的低失真和非线性,采用可自动去失调的采样保持电路消除运放失调电压的影响,通过动态比较器降低功耗。仿真结果表明,该转换器的DNL与INL分别小于0.47 LSB和0.65 LSB,整个量化区间内无失码。当输入频率为19.5 MHz正弦波时,可获得52.3 dBc的无杂散动态范围、46.23 dB的信号噪声失真比和7.39 bit有效位数。 展开更多

关键词 流水线模数转换器 栅压自举开关 电流消除 动态比较器

在线阅读 下载PDF 职称材料

基于时域展宽的光电混合模数转换系统关键技术研究 被引量：2

12

作者 刘彦华 杨文铂 崔明月 《南京理工大学学报》 EI CAS CSCD 北大核心 2018年第5期518-524,共7页

为了满足现代数字信号处理(Digital signal processing,DSP)技术对高速、高精度模数转换的要求,提出采用光电混合的方法解决电子模数转换器存在载流子迁移速率物理极限的问题。提出了一种采用时域展宽光辅助电采样量化方法实现20 GHz高... 为了满足现代数字信号处理(Digital signal processing,DSP)技术对高速、高精度模数转换的要求,提出采用光电混合的方法解决电子模数转换器存在载流子迁移速率物理极限的问题。提出了一种采用时域展宽光辅助电采样量化方法实现20 GHz高速采样的实施方案,对方案中超短光脉冲源、线性啁啾光载波产生、光学时间拉伸、多通道数据重组等关键技术进行了分析,最后,采用采样速率5 GSa/s,模拟带宽3. 2 GHz、量化精度10 b的电子模数转换器(EVQ190)完成了对一个5通道的微波信号时间拉伸系统的数值仿真。通过多通道数据融合和校正方法得到了仿真结果。仿真结果表明:该设计能达到7位以上的有效位。 展开更多

关键词 模数转换器 光电混合 时域展宽 数字信号处理 超短光脉冲源 线性啁啾光载波 光学时间拉伸 多通道数据重组

在线阅读 下载PDF 职称材料

高速列并行10位模数转换电路的设计 被引量：4

13

作者 高静 姚素英 +1 位作者 徐江涛 史再峰 《天津大学学报》 EI CAS CSCD 北大核心 2010年第6期489-494,共6页

设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条... 设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条件下满足了10位精度的要求.电路采用Chartered 0.35μm工艺制造.测试结果表明,该模数转换器的INL<±0.5 LSB,DNL<±0.5 LSB,信噪比为58.364 7 dB. 展开更多

关键词 模数转换器 电阻阵列 失调 比较器

在线阅读 下载PDF 职称材料

一种用于非制冷红外探测器的高速比较器 被引量：1

14

作者 陈力颖 张博超 +1 位作者 李勇 徐微 《天津工业大学学报》 CAS 北大核心 2023年第4期57-62,70,共7页

为了提高红外探测器模数转换的速度与精度,设计了一种用于非制冷红外焦平面阵列探测器片上14位10 MSps逐次逼近型模数转换器的高速比较器。本比较器采用前置放大器、动态高速度锁存器和新型输出缓冲器的三联级结构,并通过输入、输出失... 为了提高红外探测器模数转换的速度与精度,设计了一种用于非制冷红外焦平面阵列探测器片上14位10 MSps逐次逼近型模数转换器的高速比较器。本比较器采用前置放大器、动态高速度锁存器和新型输出缓冲器的三联级结构,并通过输入、输出失调存储的方式对各级放大器进行失调电压消除,使比较器工作的速度与精度得到提高。结果表明:基于TSMC 0.18μm 1P6M工艺进行设计与仿真,在电源电压为5 V的情况下,该比较器的采样速率为200 MSps,失调电压为32.63 V,传输延时为259 ps,-3 dB带宽为1.11 GHz。该比较器相较于其他的设计,具有更小的失调电压以及传输延时,满足逐次逼近型模数转换器对其比较器速度与精度的要求。 展开更多

关键词 非制冷红外探测器 模数转换器 高速比较器 失调电压 非制冷

在线阅读 下载PDF 职称材料

时域反射测量技术在网络故障检测中的应用 被引量：4

15

作者 张舒 师奕兵 刘科 《中国测试技术》 2005年第5期40-41,62,共3页

时域反射测量是一种技术先进、应用广泛的测量方法,它能有效的测量出线缆的特征阻抗并且确定出断点的位置。本文介绍了时域反射测量技术在网络线缆故障检测中的应用,着重论述了以高速模数转换器和数字信号处理器为基础的电路的设计与实现。

关键词 时域反射测量 特征阻抗 脉宽调制 模数转换器 数字信号处理器

在线阅读 下载PDF 职称材料

一种16位110 dB无杂散动态范围的低功耗SAR ADC

16

作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多

关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器

在线阅读 下载PDF 职称材料

用于流水线ADC的无采样保持运放前端电路 被引量：3

17

作者 陈迪平 张仁梓 +2 位作者 曹伦武 陈卓俊 曾健平 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2020年第10期86-91,共6页

为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范... 为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范围.将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证,采用0.18μm 1P6M工艺进行流片,芯片面积为1.95 mm2.测试结果表明:3.3 V电压下,采样率为50 MS/s、输入信号频率为5.03 MHz时,信噪失真比(SNDR)为64.67 dB,无杂散动态范围(SFDR)为72.9 dB,功耗为65 mW. 展开更多

关键词 流水线模数转换器 无采样保持运放 孔径误差 开关电容比较器

在线阅读 下载PDF 职称材料

一种基于时间交织流水线架构的高速ADC设计 被引量：1

18

作者 邓青 刘海涛 +1 位作者 吴俊杰 张理振 《现代雷达》 CSCD 北大核心 2017年第5期75-78,84,共5页

伴随着宽带雷达系统的发展,信号带宽越来越大,从而对模数转换器(ADC)的转换速度要求也越来越高。为满足宽带系统需求,需要ADC能够在数百兆甚至上GHz转换速度下实现较高精度的数据转换,这对ADC芯片设计提出了很高的要求。基于0.18μm Bi ... 伴随着宽带雷达系统的发展,信号带宽越来越大,从而对模数转换器(ADC)的转换速度要求也越来越高。为满足宽带系统需求,需要ADC能够在数百兆甚至上GHz转换速度下实现较高精度的数据转换,这对ADC芯片设计提出了很高的要求。基于0.18μm Bi CMOS工艺,设计了一种时间交织流水线架构的超高速ADC,前端采用一个超高速高精度跟踪保持器,转换核心采用四路并行流水线时域交织工作,内部集成多相位时钟控制电路。实测结果表明:该ADC芯片在800 MS/s速度下性能良好,部分通道最高工作速度可达1.2 GS/s。 展开更多

关键词 模数转换器 宽带 时域交织 流水线

在线阅读 下载PDF 职称材料

适于高速高精度多级ADC的功耗-速率优值模型

19

作者 吴霜毅 于奇 +3 位作者 王浩娟 覃浩洋 宁宁 杨谟华 《电子与信息学报》 EI CSCD 北大核心 2007年第8期2006-2008,共3页

该文依据多级比较原理,建立了ADC功耗-速率优值模型。基于比较器数目最优算法,推导出多级ADC最优比较器数目,并提出多级ADC功耗-速率优值参数,从而得到可实现小功耗、高转换速率的多级ADC优化结构。以10位精度ADC为例,系统级仿真结果表... 该文依据多级比较原理,建立了ADC功耗-速率优值模型。基于比较器数目最优算法,推导出多级ADC最优比较器数目,并提出多级ADC功耗-速率优值参数,从而得到可实现小功耗、高转换速率的多级ADC优化结构。以10位精度ADC为例,系统级仿真结果表明:多级ADC中的三级Pipelined结构可将全FlashADC功耗降低到最小,而保持相同的转换速率;同时理论验证了以两步式结构实现多级ADC优于其他多步式结构。该优值模型可应用于高速、高精度ADC系统结构优化。 展开更多

关键词 功耗-速率优值模型 模数转换器 比较器 低功耗

在线阅读 下载PDF 职称材料

用于取样积分器输出的单片机控制装置

20

作者 宁新宝 汤雷 陈国庆 《数据采集与处理》 CSCD 1992年第S1期144-145,共2页

取样积分器输出周期很长的波形,通过用MCS-51单片机及存贮器RAM,模数转换器ADC,数模转换器DAC以及EPROM构成的控制装置在普通示波器荧屏上可实现X-Y函数记录仪的功能,边采样、边处理、边显示,其显示速度与取样积分器输出波形完全同步。

关键词 取样积分器 控制装置 模数转换器 数模转换器 EPROM 函数记录仪 比较器 波周期 周期长 扫描周期

在线阅读 下载PDF 职称材料