期刊文献+
共找到856篇文章
< 1 2 43 >
每页显示 20 50 100
模拟CMOS集成电路SEL仿真验证研究 被引量:1
1
作者 罗俊 《电子产品可靠性与环境试验》 2019年第4期47-53,共7页
为了解决航天用模拟CMOS集成电路的单粒子闩锁效应的评估问题,结合一种基于失效物理的半导体器件仿真方法,提出了基于失效物理的模拟CMOS集成电路单粒子闩锁仿真验证方法,并在此基础上,以某型8位抗辐照AD转换器芯片为研究对象,通过对该C... 为了解决航天用模拟CMOS集成电路的单粒子闩锁效应的评估问题,结合一种基于失效物理的半导体器件仿真方法,提出了基于失效物理的模拟CMOS集成电路单粒子闩锁仿真验证方法,并在此基础上,以某型8位抗辐照AD转换器芯片为研究对象,通过对该CMOS单元器件的抗单粒子闩锁能力进行仿真研究,可以确定该器件的抗单粒子闩锁能力高于75MeV/mg·cm^2,与实际的试验结果一致。 展开更多
关键词 cmos集成电路 单粒子闩锁 失效物理 仿真验证
在线阅读 下载PDF
4H-SiC CMOS高温集成电路设计与制造
2
作者 陈浩炜 刘奥 +3 位作者 黄润华 杨勇 刘涛 柏松 《固体电子学研究与进展》 CAS 2024年第2期109-112,118,共5页
设计、制造并测试了基于碳化硅材料的横向MOSFET器件和CMOS电路。常温时,N型和P型MOSFET在片测试的阈值电压分别约为5.4 V和-6.3 V;温度达到300℃时,N型和P型MOSFET的阈值电压分别为4.3 V和-5.3 V。由N型和P型MOSFET组成的CMOS反相器在... 设计、制造并测试了基于碳化硅材料的横向MOSFET器件和CMOS电路。常温时,N型和P型MOSFET在片测试的阈值电压分别约为5.4 V和-6.3 V;温度达到300℃时,N型和P型MOSFET的阈值电压分别为4.3 V和-5.3 V。由N型和P型MOSFET组成的CMOS反相器在常温下输出的上升时间为1.44μs,下降时间为2.17μs,且在300℃高温条件下仍可正常工作。由CMOS反相器级联成的环形振荡器在常温下的测试工作频率为147 kHz,在高温下也可正常工作。 展开更多
关键词 碳化硅 cmos 集成电路 反相器 环形振荡器
在线阅读 下载PDF
CMOS集成电路的自热效应和均匀温度分布的电热耦合模拟
3
作者 刘淼 周润德 贾松良 《半导体技术》 CAS CSCD 北大核心 2000年第6期26-29,共4页
集成电路实际是由相互耦合的电学子系统和热学子系统共同组成。本文基于具体的封装结构提出集成电路的热学分析模型,分析了温度对集成电路性能和功耗的影响。并且针对均匀温度分布的集成电路,采用解耦法实现了电热耦合模拟软件ETs... 集成电路实际是由相互耦合的电学子系统和热学子系统共同组成。本文基于具体的封装结构提出集成电路的热学分析模型,分析了温度对集成电路性能和功耗的影响。并且针对均匀温度分布的集成电路,采用解耦法实现了电热耦合模拟软件ETsim。 展开更多
关键词 cmos集成电路 自热效应 电热耦合模拟 温度分布
在线阅读 下载PDF
基于先进工艺的低功耗模拟集成电路设计 被引量:1
4
作者 肖扬 《集成电路应用》 2024年第1期50-51,共2页
阐述先进工艺的低功耗模拟集成电路设计,探讨模拟集成电路的基础知识,低功耗设计原理以及先进工艺技术的应用,分析一个高效、精密的模拟电路设计案例。
关键词 集成电路 先进工艺 低功耗 模拟电路
在线阅读 下载PDF
致冷型红外CMOS读出集成电路的发展现状 被引量:9
5
作者 刘成康 李兵 +1 位作者 汪涛 袁祥辉 《红外技术》 CSCD 北大核心 2000年第4期39-41,46,共4页
致冷型红外读出集成电路经历了 2 0多年的发展 ,其技术已日臻完善 ,CMOS读出电路是当今读出电路的主流 ,其发展趋势是减小像元间距 ,增加焦平面阵列像元数而又不降低其光电性能。将滤波电路、A D转换等功能器件集成在同一芯片上也是读... 致冷型红外读出集成电路经历了 2 0多年的发展 ,其技术已日臻完善 ,CMOS读出电路是当今读出电路的主流 ,其发展趋势是减小像元间距 ,增加焦平面阵列像元数而又不降低其光电性能。将滤波电路、A D转换等功能器件集成在同一芯片上也是读出电路的发展方向。 展开更多
关键词 红外焦平面阵列 读出电路 cmos 集成电路
在线阅读 下载PDF
CMOS毫米波亚毫米波集成电路研究进展 被引量:8
6
作者 洪伟 陈继新 +8 位作者 严蘋蘋 汤红军 章丽 候德彬 蒯振起 周健义 朱晓维 周后型 吴柯 《微波学报》 CSCD 北大核心 2010年第4期1-6,共6页
近年来,随着工艺的不断进步,硅基集成电路已突破了仅适用于数字电路和低频模拟电路的传统观念,迅速拓展到毫米波甚至亚毫米波频段。在未来10年内,硅基工艺将具备覆盖毫米波频段的能力,并在部分器件与系统上实现到亚毫米波频段或太赫兹... 近年来,随着工艺的不断进步,硅基集成电路已突破了仅适用于数字电路和低频模拟电路的传统观念,迅速拓展到毫米波甚至亚毫米波频段。在未来10年内,硅基工艺将具备覆盖毫米波频段的能力,并在部分器件与系统上实现到亚毫米波频段或太赫兹的跨越。我国在该领域起步稍晚,但在国家重点基础研究发展计划("973"计划)、国家高技术研究发展计划("863"计划)和自然科学基金等的支持下,已快速开展研究并取得进展。文中概要介绍了国际上在硅基毫米波亚毫米波集成电路与系统方面的研究背景和我国特别是东南大学毫米波国家重点实验室在CMOS毫米波亚毫米波集成电路方面的最新研究进展。 展开更多
关键词 cmos器件 集成电路 毫米波 亚毫米波 太赫兹
在线阅读 下载PDF
高温CMOS集成电路闩锁效应分析 被引量:2
7
作者 柯导明 陈军宁 +4 位作者 代月花 高珊 孟坚 赵海峰 周国祥 《电子学报》 EI CAS CSCD 北大核心 2002年第12期1894-1896,共3页
本文详细地分析了LDD结构高温CMOS集成电路闩锁效应.文中提出了亚微米和深亚微米CMOS集成电路闩锁效应的模型.在该模型中,针对器件的尺寸和在芯片上分布情况,我们认为CMOS IC闩锁效应的维持电流有两种模式:大尺寸MOST的寄生双极晶体管... 本文详细地分析了LDD结构高温CMOS集成电路闩锁效应.文中提出了亚微米和深亚微米CMOS集成电路闩锁效应的模型.在该模型中,针对器件的尺寸和在芯片上分布情况,我们认为CMOS IC闩锁效应的维持电流有两种模式:大尺寸MOST的寄生双极晶体管是长基区,基区输运因子起主要作用;VLSI和ULSI中MOST的寄生双极晶体管是短基区,发射效率起主要作用.但是他们的维持电流都与温度是负指数幂关系.文章给出了这两种模式下的维持电流与温度关系,公式在25℃至300℃之间能与实验结果符合. 展开更多
关键词 高温 cmos 集成电路 闩锁效应 解析表达式
在线阅读 下载PDF
CMOS集成电路的闭锁特性和闭锁窗口分析 被引量:4
8
作者 许献国 杨怀民 胡健栋 《核电子学与探测技术》 CAS CSCD 北大核心 2004年第6期674-678,共5页
由于布局结构的复杂性,CMOS集成电路可能存在多个潜在的寄生闭锁路径。各个闭锁路径因触发剂量率和闭锁维持电压、闭锁维持电流不同而相互影响,可能产生一个或多个闭锁窗口。在详细分析CMOS集成电路闭锁特性的基础上,建立了"三径&q... 由于布局结构的复杂性,CMOS集成电路可能存在多个潜在的寄生闭锁路径。各个闭锁路径因触发剂量率和闭锁维持电压、闭锁维持电流不同而相互影响,可能产生一个或多个闭锁窗口。在详细分析CMOS集成电路闭锁特性的基础上,建立了"三径"闭锁模型,对闭锁窗口现象进行了合理解释。 展开更多
关键词 cmos 集成电路 闭锁路径 闭锁窗口 寄生结构
在线阅读 下载PDF
155 Mbit/s和622 Mbit/s速率0.6μm CMOS工艺光纤用户网专用集成电路的部分核心芯片 被引量:4
9
作者 梁帮立 王志功 +2 位作者 田俊 章丽 熊明珍 《高技术通讯》 EI CAS CSCD 2003年第10期1-4,共4页
采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路... 采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路的水平。 展开更多
关键词 光纤通信 激光二极管驱动电路 前置放大器集成电路 限幅放大器集成电路 cmos工艺 芯片
在线阅读 下载PDF
1.25 Gbps并串转换CMOS集成电路 被引量:5
10
作者 赵文虎 王志功 +1 位作者 吴微 朱恩 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第1期73-78,共6页
分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全... 分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全定制设计 ,芯片面积为 2 4.1 9mm2 。串行数据输出的最高工作速率达到 1 .62 Gbps,可满足不同吉比特率通信系统的要求。在 1 .2 5 Gbps标准速率 ,工作电压 3 .3 V,负载为 5 0 Ω的条件下 ,功耗为 1 74.84m W,输出电压峰 -峰值可达到 2 .42 V,占空比为 49% ,抖动为 3 5 ps rms。测试结果和模拟结果一致 ,表明所设计的电路结构在性能、速度、功耗和面积优化方面的先进性。文中设计的芯片具有广泛应用和产业化前景。 展开更多
关键词 cmos 吉比特以太网 并串转换 互补金属氧化物半导体工艺 集成电路
在线阅读 下载PDF
三维CMOS集成电路技术研究 被引量:3
11
作者 朱国良 张鹤鸣 +2 位作者 胡辉勇 李发宁 舒斌 《电子科技》 2004年第7期21-26,共6页
论述了三维集成电路(3D IC )的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术。并基于 SiGe 材料特性,提出了一种新型的 Si-SiGe 三维 CMOS 结构,即将第一... 论述了三维集成电路(3D IC )的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术。并基于 SiGe 材料特性,提出了一种新型的 Si-SiGe 三维 CMOS 结构,即将第一层器件(Si nMOS)做在 SOI(Si on insulator)材料上,接着利用 SiO2/SiO2低温直接键合的方法形成第二层器件的有源层,然后做第二层器件(SiGe pMOS),最终形成完整的三维 CMOS结构。与目前所报道的 Si 基三维集成电路相比,该电路特性明显提高。 展开更多
关键词 三维集成电路(3DIC) SI/SIGE cmos SOI/SiGeOI 低温键合
在线阅读 下载PDF
CMOS射频集成电路的现状与进展 被引量:10
12
作者 王志华 吴恩德 《电子学报》 EI CAS CSCD 北大核心 2001年第2期233-238,共6页
随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指... 随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指出在设计中要考虑的一些问题 .其次讨论CMOS射频前端的重要功能单元 ,包括低噪声放大器、混频器、频率综合器和功率放大器 .对各单元模块在设计中的技术指标 ,可能采用的电路结构以及应该注意的问题进行了讨论 .此外 ,论文还讨论了射频频段电感、电容等无源器件集成的可能性以及方法 .最后对CMOS射频集成电路的发展方向提出了一些看法 . 展开更多
关键词 cmos射频集成电路 低噪声放大器 混频器 频率综合器 功率放大器 无线通信系统
在线阅读 下载PDF
CMOS混合信号集成电路中的串扰效应 被引量:2
13
作者 董刚 杨银堂 《半导体技术》 CAS CSCD 北大核心 2002年第10期34-37,共4页
论述了混合信号集成电路中的串扰效应及其对电路本身的影响,重点讨论了在重掺杂衬底中数字干扰对模拟器件的影响,并给出了数字噪声注入等效电路。同时从制造工艺和设计技术方面讨论了降低串扰效应的方法。
关键词 cmos 混合信号 集成电路 串扰效应 设计技术
在线阅读 下载PDF
基于小波神经网络的模拟集成电路短路故障诊断方法 被引量:3
14
作者 傅巍 梁小利 夏旭 《科学技术创新》 2024年第9期83-86,共4页
针对传统方法短路故障诊断效果较差的问题,本文提出基于小波神经网络的模拟集成电路短路故障诊断方法。首先重构模拟集成电路原始信号,提取短路故障信号特征,然后利用确定的故障位置通过小波神经网络识别故障类型,最后判别短路故障严重... 针对传统方法短路故障诊断效果较差的问题,本文提出基于小波神经网络的模拟集成电路短路故障诊断方法。首先重构模拟集成电路原始信号,提取短路故障信号特征,然后利用确定的故障位置通过小波神经网络识别故障类型,最后判别短路故障严重程度,实现模拟集成电路短路故障诊断。实验结果表明:所提设计方法判别的短路故障程度与目标值十分接近,具有实际应用价值。 展开更多
关键词 小波神经网络 模拟集成电路 电路短路故障 短路故障诊断
在线阅读 下载PDF
纳米CMOS集成电路设计技术和发展趋势 被引量:1
15
作者 戴宇杰 吕英杰 张小兴 《微纳电子技术》 CAS 2007年第12期1031-1035,共5页
论述了日美等国纳米CMOS集成电路半导体制造工艺的现状和发展趋势,分析说明国外半导体制造技术的战略和发展状况;结合90 nm CMOS工艺设计的超大规模SOC芯片的实践,对纳米CMOS集成电路设计技术进行分析;阐述SOC设计面临的技术难题,并对... 论述了日美等国纳米CMOS集成电路半导体制造工艺的现状和发展趋势,分析说明国外半导体制造技术的战略和发展状况;结合90 nm CMOS工艺设计的超大规模SOC芯片的实践,对纳米CMOS集成电路设计技术进行分析;阐述SOC设计面临的技术难题,并对今后的发展趋势进行了预测。 展开更多
关键词 纳米cmos集成电路 系统集成芯片 设计技术 发展趋势
在线阅读 下载PDF
高温CMOS数字集成电路的瞬态特性分析 被引量:1
16
作者 柯导明 柯晓黎 +1 位作者 冯耀兰 童勤义 《电子科学学刊》 CSCD 1994年第1期8-17,共10页
本文分析了高温CMOS倒相器和门电路的瞬态特性,建立了它们的上升时间,下降时间和延迟时间的计算公式。根据本文分析的结果,高温CMOS倒相器和门电路瞬态特性变差的原因是由于MOST阈值电压和载流子迁移率降低,以及MOST漏端pn结反向泄漏电... 本文分析了高温CMOS倒相器和门电路的瞬态特性,建立了它们的上升时间,下降时间和延迟时间的计算公式。根据本文分析的结果,高温CMOS倒相器和门电路瞬态特性变差的原因是由于MOST阈值电压和载流子迁移率降低,以及MOST漏端pn结反向泄漏电流增大的缘故。本文给出的计算结果能较好地解释实验现象。 展开更多
关键词 数字集成电路 瞬态特性 高温 cmos
在线阅读 下载PDF
驱动视频TFT-LCD的CMOS集成电路 被引量:1
17
作者 关旭东 韩汝琦 +1 位作者 刘晓彦 翟霞云 《电子学报》 EI CAS CSCD 北大核心 1992年第5期74-74,84,共2页
北京大学微电子所于1991年4月在国内首次研制成功了用于驱动薄膜晶体管(TFT)有源矩阵液晶电视显示屏的专用GMOS集成电路。它包括栅驱动器——扫描电极总线驱动电路BDD1001和漏驱动器——信号电极总线驱动电路BDD2001两块IC。适合于驱动... 北京大学微电子所于1991年4月在国内首次研制成功了用于驱动薄膜晶体管(TFT)有源矩阵液晶电视显示屏的专用GMOS集成电路。它包括栅驱动器——扫描电极总线驱动电路BDD1001和漏驱动器——信号电极总线驱动电路BDD2001两块IC。适合于驱动200线左右的TFT有源矩阵液晶电视显示屏。 用于TFT有源矩阵液晶电视显示屏的专用IC的具体结构参数、性能要求是由矩阵驱动方式、扫描方法、液晶材料的性质及电光特性。 展开更多
关键词 液晶显示器 cmos集成电路
在线阅读 下载PDF
CMOS集成电路功耗分析及其优化方法 被引量:2
18
作者 王昌林 张勇 李东生 《舰船电子工程》 2006年第3期123-125,166,共4页
电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功... 电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗。针对决定功耗大小的具体因素,从制造工艺和具体设计角度,讨论了几种降低CMOS集成电路功耗技术。 展开更多
关键词 集成电路 低功耗设计 cmos
在线阅读 下载PDF
CMOS集成电路闩锁效应抑制技术 被引量:5
19
作者 董丽凤 李艳丽 王吉源 《电子与封装》 2010年第9期28-30,共3页
闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一,而且随着器件特征尺寸越来越小,使得CMOS电路结构中的闩锁效应日益突出。文章以P阱CMOS反相器为例,从CMOS集成电路的工艺结构出发,采用可控硅等效电路模型,较为详细地分析了闩锁... 闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一,而且随着器件特征尺寸越来越小,使得CMOS电路结构中的闩锁效应日益突出。文章以P阱CMOS反相器为例,从CMOS集成电路的工艺结构出发,采用可控硅等效电路模型,较为详细地分析了闩锁效应的形成机理,给出了闩锁效应产生的三个基本条件,并从版图设计和工艺设计两方面总结了几种抑制闩锁效应的关键技术。 展开更多
关键词 cmos集成电路 闩锁效应 可控硅 抑制
在线阅读 下载PDF
3.75GHz 0.35μm CMOS1∶4静态分频器集成电路设计 被引量:2
20
作者 包志华 景为平 《南京邮电学院学报》 2001年第4期91-94,共4页
给出了一个利用 0 35 μmCMOS工艺实现的 1∶4静态分频器设计方法。该分频器采用源极耦合场效应管逻辑电路 ,基本结构与T触发器相同。测试结果表明 ,当电源电压为 3 3V、输入信号峰峰值为 0 5V时 ,芯片可以工作在 3 75GHz,功耗为 78mW。
关键词 集成电路 分频器 cmos工艺 电路设计
在线阅读 下载PDF
上一页 1 2 43 下一页 到第
使用帮助 返回顶部