期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
一种DSP桶形移位器的设计与优化方法 被引量:1
1
作者 向奔 蒋剑飞 毛志刚 《微电子学与计算机》 CSCD 北大核心 2009年第6期25-28,共4页
移位器单元是数字信号处理器中的重要运算部件,提出了一种桶形移位器的设计实现,应用新的移位器级间互联方案,并采用改进的2-1选择器对其电路的结构做了进一步优化.实验及仿真结果表明,提出的方案对移位器的功耗和面积有了较大改善,从... 移位器单元是数字信号处理器中的重要运算部件,提出了一种桶形移位器的设计实现,应用新的移位器级间互联方案,并采用改进的2-1选择器对其电路的结构做了进一步优化.实验及仿真结果表明,提出的方案对移位器的功耗和面积有了较大改善,从而有效地提高了处理器的性能.采用本移位器设计的数字信号处理器已在SMIC0.18μmCMOS工艺下流片成功. 展开更多
关键词 桶形移位器 级间互联 2—1选择
在线阅读 下载PDF
桶形移位器在AVS熵解码器中的应用及仿真
2
作者 陈礼升 易清明 石敏 《电视技术》 北大核心 2011年第7期41-43,共3页
AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度。针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案。采用Verilog HDL语言进行设计和仿真,实现了码流的... AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度。针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案。采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取。本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同导致的木桶效应问题,并对时序进行了优化,使解码速度得到了提升。 展开更多
关键词 AVS 熵解码 桶形移位器
在线阅读 下载PDF
TMS320C54X数字信号处理器内部CPU简介 被引量:2
3
作者 程翔 袁东风 《山东电子》 2003年第2期39-40,44,共3页
本论文简单介绍了TMS32 0C5 4X数字信号处理器的内部CPU的各个组成部分 ,使读者对其有一个初步的了解和认识。
关键词 TMS320C54X 数字信号处理 CPU 总线结构 算术逻辑运算单元 桶形移位器 存储单元
在线阅读 下载PDF
MPEG-4视频变长码并行解码器硬件实现
4
作者 郑国卿 虞露 《江南大学学报(自然科学版)》 CAS 2004年第6期561-565,569,共6页
提出了一个MPEG 4变长码并行解码器的硬件设计.采用桶形移位器、基于PLA的并行解码算法等方法使得每个时钟周期解一个变长码码字.通过将码表改造、分割长码表为几个短码表并行查表、使用流水线技术等措施减少关键路径的延时以提高工作频... 提出了一个MPEG 4变长码并行解码器的硬件设计.采用桶形移位器、基于PLA的并行解码算法等方法使得每个时钟周期解一个变长码码字.通过将码表改造、分割长码表为几个短码表并行查表、使用流水线技术等措施减少关键路径的延时以提高工作频率,保证了MPEG 4ASP@L5格式码流的实时解码. 展开更多
关键词 运动图像专家组 并行解码 改造分割码表 流水线技术 桶形移位器
在线阅读 下载PDF
面向物联网的SM4算法轻量级实现 被引量:8
5
作者 朱坤崧 戴紫彬 +2 位作者 张立朝 李伟 朱伟民 《电子技术应用》 北大核心 2016年第12期27-30,共4页
SM4算法是我国公布的第一个商用分组密码算法,目前已经得到了广泛的应用。为更好地适应物联网中资源受限设备处理能力低、存储空间小等特点,设计并实现了基于资源重用的SM4算法轻量级处理架构。子密钥扩展和轮函数交替使用核心电路完成... SM4算法是我国公布的第一个商用分组密码算法,目前已经得到了广泛的应用。为更好地适应物联网中资源受限设备处理能力低、存储空间小等特点,设计并实现了基于资源重用的SM4算法轻量级处理架构。子密钥扩展和轮函数交替使用核心电路完成子密钥生成及加/解密运算,无需额外存储32轮迭代所需子密钥。密钥存储和检测电路以及可正/逆序生成固定参数的实时生成电路,可大幅提高解密处理效率。实验结果表明,所设计的轻量级处理架构资源占用小、品质因数高,非常适合于在物联网中资源受限设备上使用,具有广阔的应用前景。 展开更多
关键词 SM4算法 轻量级 资源重用 复合域 桶形移位器
在线阅读 下载PDF
H.264指数哥伦布码解码部件的硬件设计和实现 被引量:6
6
作者 姚栋 虞露 《电视技术》 北大核心 2004年第11期14-16,23,共4页
提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baselineP... 提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baselineProfile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模。 展开更多
关键词 H.264标准 指数哥伦布码 并行和串行解码 桶形移位器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部