检索结果-维普期刊中文期刊服务平台

基于CPLD的多通道快速数据栈区设计: 1; 作者邵蓉《现代电子技术》 2004年第6期81-83,91,共4页; 利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个F... 展开更多; 关键词多通道快速数据栈区在系统可编程逻辑器件 FIFO控制逻辑 isPLSI6192; 在线阅读下载PDF 职称材料

基于EDA技术的ispLSI6192多通道FIFO组态: 2; 作者邵蓉《信息技术》 2002年第10期19-20,23,共3页; 利用ispLSI6 192芯片构造四个双向并独立的 12 8× 9位FIFO高速数据存储栈区 ,并利用芯片内部快速进位逻辑的高性能地址计数器及可编程控制逻辑功能分别对 4个FIFO栈区进行管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同... 展开更多; 关键词 EDA技术 ispLSI6192 FIFO组态控制逻辑数据缓冲区数据栈区; 在线阅读下载PDF 职称材料

在微控制器芯片实现神经网络的方法被引量：1: 3; 作者刘明曹银杰 +1 位作者耿相珍胡卫生《现代电子技术》北大核心 2020年第22期1-5,9,共6页; 针对微控制器芯片尚未存在使用神经网络处理时序信号的现状,提出一种可以在微控制器上进行神经网络训练、预测时序信号的方法。该方法不基于操作系统运行神经网络程序,无法由操作系统进行栈区空间大小的调整以及内存的分配问题,为了解... 展开更多; 关键词微控制器芯片神经网络 LSTM 栈区空间内存分配时序信号处理; 在线阅读下载PDF 职称材料

C语言中的内存泄漏原因及对策分析: 4; 作者李建辉《中国新通信》 2015年第5期29-29,共1页; 在C语言程序设计中,内存泄漏几乎是很难避免的,C程序产生泄漏内存,则运行速度会逐渐变慢,并最终停止运行;如果产生覆盖内存,程序会变得非常脆弱,很容易受到恶意用户的攻击。内存泄漏是一种隐性危害,它们很难被发现,通常不能在相应的源... 展开更多; 关键词内存泄漏 C语言语言程序设计内存地址检测工具指针变量内存分配函数参数栈区堆内存; 在线阅读下载PDF 职称材料

基于EDA技术的高速FIFO设计: 5; 作者邵明杰《现代电子技术》 2005年第22期93-94,97,共3页; 利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位F IFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将... 展开更多; 关键词高速数据栈区地址自动加1计数器高速寄存器 FIFO; 在线阅读下载PDF 职称材料

题名基于CPLD的多通道快速数据栈区设计: 1; 作者邵蓉; 机构辽宁石油化工大学信息工程学院; 出处《现代电子技术》 2004年第6期81-83,91,共4页; 文摘利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读写管理控制;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上,从而提高计算机数据管理通信的速度、效率,以及提高系统的集成度和降低系统的故障率。; 关键词多通道快速数据栈区在系统可编程逻辑器件 FIFO控制逻辑 isPLSI6192; Keywords Multiple high speed data memory in system programmable logic device FIFO control logic isPLSI6192; 分类号 TP311.12 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名基于EDA技术的ispLSI6192多通道FIFO组态: 2; 作者邵蓉; 机构辽宁石油化工大学信息工程分院; 出处《信息技术》 2002年第10期19-20,23,共3页; 文摘利用ispLSI6 192芯片构造四个双向并独立的 12 8× 9位FIFO高速数据存储栈区 ,并利用芯片内部快速进位逻辑的高性能地址计数器及可编程控制逻辑功能分别对 4个FIFO栈区进行管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率。; 关键词 EDA技术 ispLSI6192 FIFO组态控制逻辑数据缓冲区数据栈区; Keywords FIFO configuration Controlling logic High-speed data buffer; 分类号 TN914.3 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名在微控制器芯片实现神经网络的方法被引量：1: 3; 作者刘明曹银杰耿相珍胡卫生; 机构山东省光通信科学与技术重点实验室聊城大学物理科学与信息工程学院上海交通大学电子信息与电气工程学院; 出处《现代电子技术》北大核心 2020年第22期1-5,9,共6页; 基金国家自然科学基金资助项目(61431009) “泰山学者”建设工程专项经费。; 文摘针对微控制器芯片尚未存在使用神经网络处理时序信号的现状,提出一种可以在微控制器上进行神经网络训练、预测时序信号的方法。该方法不基于操作系统运行神经网络程序,无法由操作系统进行栈区空间大小的调整以及内存的分配问题,为了解决这个问题,更改了初始化栈区空间的大小,增加了外部扩展SDRAM芯片,使之达到适合神经网络程序运行的大小。在微控制器芯片实现神经网络的方法包括定义了实现神经网络需要的矩阵运算,使用C语言编写并封装LSTM循环神经网络前向传播函数,反向传播函数,以及LSTM循环神经网络的权重更新函数。调用封装好的LSTM循环神经网络函数进行实验,以时序信号sin x函数为例,预测信号变化。故使用该方法,可不依赖操作系统在微控制器芯片建立神经网络,具备了稳定、实时可靠的优点。; 关键词微控制器芯片神经网络 LSTM 栈区空间内存分配时序信号处理; Keywords microcontroller chip neural network LSTM stack area memory allocation timing signal processing; 分类号 TN711-34 [电子电信—电路与系统] TP39 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名C语言中的内存泄漏原因及对策分析: 4; 作者李建辉; 机构湘西民族职业技术学院; 出处《中国新通信》 2015年第5期29-29,共1页; 文摘在C语言程序设计中,内存泄漏几乎是很难避免的,C程序产生泄漏内存,则运行速度会逐渐变慢,并最终停止运行;如果产生覆盖内存,程序会变得非常脆弱,很容易受到恶意用户的攻击。内存泄漏是一种隐性危害,它们很难被发现,通常不能在相应的源代码中找到错误,需要仔细分析与专门的检测工具才能发现。; 关键词内存泄漏 C语言语言程序设计内存地址检测工具指针变量内存分配函数参数栈区堆内存; 分类号 TP312.1 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名基于EDA技术的高速FIFO设计: 5; 作者邵明杰; 机构煤碳科学研究总院抚顺分院; 出处《现代电子技术》 2005年第22期93-94,97,共3页; 文摘利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位F IFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将系统的高速数据栈区及其控制逻辑功能在同一个芯片上实现,从而提高计算机数据通信的速度、效率以及提高系统的集成度和降低系统的故障率。; 关键词高速数据栈区地址自动加1计数器高速寄存器 FIFO; Keywords high speed data memory counter of high speed address adding one high speed address register FIFO; 分类号 TN914.34 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于CPLD的多通道快速数据栈区设计	邵蓉	《现代电子技术》	2004	0	在线阅读下载PDF 职称材料
2	基于EDA技术的ispLSI6192多通道FIFO组态	邵蓉	《信息技术》	2002	0	在线阅读下载PDF 职称材料
3	在微控制器芯片实现神经网络的方法	刘明曹银杰耿相珍胡卫生	《现代电子技术》北大核心	2020	1	在线阅读下载PDF 职称材料
4	C语言中的内存泄漏原因及对策分析	李建辉	《中国新通信》	2015	0	在线阅读下载PDF 职称材料
5	基于EDA技术的高速FIFO设计	邵明杰	《现代电子技术》	2005	0	在线阅读下载PDF 职称材料