基于标准单元库的工艺映射

1

作者 曾献君 陈昕 叶以正 《计算机辅助设计与图形学学报》 EI CSCD 1994年第3期199-206,共8页

本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超... 本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超大规模（５０００门以上）数字同步时序电路的映射过程，对纯组合逻辑电路的映射结果较好。 展开更多

关键词 工艺映射 电路设计 标准单元库

在线阅读 下载PDF 职称材料

基于标准单元库扩展的快速乘法器设计 被引量：5

2

作者 曾宪恺 郑丹丹 +2 位作者 严晓浪 吕冬明 葛海通 《计算机应用研究》 CSCD 北大核心 2012年第5期1778-1780,1814,共4页

设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实... 设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。 展开更多

关键词 乘法器 标准单元库扩展 改进的Booth编码算法 WALLACE树 逻辑功效

在线阅读 下载PDF 职称材料

0.13 μm SOI标准单元库抗总剂量辐射的测试验证 被引量：1

3

作者 卢仕龙 刘汝萍 +2 位作者 林敏 俞跃辉 董业民 《半导体技术》 CSCD 北大核心 2017年第6期469-474,共6页

基于上海微系统与信息技术研究所0.13μm抗辐射部分耗尽(PD)绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺标准单元库,设计了一款测试芯片,针对总剂量辐射效应对抗辐射标准单元库的验证方法进行研究。测试芯片主要用于测试标准单元的... 基于上海微系统与信息技术研究所0.13μm抗辐射部分耗尽(PD)绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺标准单元库,设计了一款测试芯片,针对总剂量辐射效应对抗辐射标准单元库的验证方法进行研究。测试芯片主要用于测试标准单元的功能和性能,同时为了满足总剂量辐射测试的试验要求,开发了现场可编程门阵列(FPGA)自动测试平台,用于芯片测试和数据采集工作。试验在模拟空间辐射环境下进行,通过了总剂量150 krad(Si)的辐射测试。测试经过辐射后的芯片,单元功能保持正确,性能变化在10%以内,经过退火处理后,内核(core)电流恢复辐射前的水平。 展开更多

关键词 绝缘体上硅(SOI) 标准单元库 测试芯片 总剂量辐射 现场可编程门阵列(FPGA)

在线阅读 下载PDF 职称材料

深亚微米标准单元库的可制造性设计 被引量：1

4

作者 李宁 王国雄 《半导体技术》 CAS CSCD 北大核心 2007年第9期771-775,共5页

针对亚波长光刻条件下标准单元设计中可能遇到的与物理设计相关的可制造性问题,提出了新的工艺规则和解决方法设计标准单元库。使用分辨率增强技术和光刻模拟仿真,以边缘放置错误值、关键尺寸和版图面积作为评价标准。实例表明,新的工... 针对亚波长光刻条件下标准单元设计中可能遇到的与物理设计相关的可制造性问题,提出了新的工艺规则和解决方法设计标准单元库。使用分辨率增强技术和光刻模拟仿真,以边缘放置错误值、关键尺寸和版图面积作为评价标准。实例表明,新的工艺规则和方法与生产厂家默认规则相比,在芯片设计初始阶段能够提高产品成品率,有利于缩短设计周期,增强芯片的市场竞争力。基于改进后的0.18μm工艺规则,完成标准单元库的可制造性设计工作,具有良好的应用前景。 展开更多

关键词 标准单元库 可制造性 工艺规则 光刻模拟

在线阅读 下载PDF 职称材料

标准单元库版图缩放设计与实现 被引量：1

5

作者 吴迪 马亮 刘晓彦 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第2期238-242,共5页

针对集成电路设计中IP硬核的复用设计了一套版图缩放流程。通过算法设计比例,编程自动识别、修改版图数据以及修正处理等一整套方法,使得版图数据可以灵活高效的缩小,复用到新工艺上。实验结果显示,该设计方法特别适用于标准单元库,有... 针对集成电路设计中IP硬核的复用设计了一套版图缩放流程。通过算法设计比例,编程自动识别、修改版图数据以及修正处理等一整套方法,使得版图数据可以灵活高效的缩小,复用到新工艺上。实验结果显示,该设计方法特别适用于标准单元库,有利于提高设计效率。 展开更多

关键词 版图缩放 标准单元库 DRC

在线阅读 下载PDF 职称材料

用标准单元库进行专用IC(ASIC)的设计

6

作者 张开华 管少龙 《电子科技大学学报》 EI CAS CSCD 北大核心 1991年第6期604-608,共5页

在成熟的CMOS工艺的基础上,以建立符合LSIS-Ⅱ布图设计系统规范的CMOS标准单元库的形式而进行的专用IC RSC 4751的设计。逻辑设计、单元库中单元的设计是应用LSIS-Ⅱ布线系统进行计算机辅助设计的关键。专用IC RSC 4751芯片的面积是4.5&... 在成熟的CMOS工艺的基础上,以建立符合LSIS-Ⅱ布图设计系统规范的CMOS标准单元库的形式而进行的专用IC RSC 4751的设计。逻辑设计、单元库中单元的设计是应用LSIS-Ⅱ布线系统进行计算机辅助设计的关键。专用IC RSC 4751芯片的面积是4.5×4.0 mm^2,集成了2600个MOS管,530多个门电路,共28个压焊点,采用的是5μm硅栅CMOS工艺制造。实践表明:用标准单元库的形式设计专用IC是成功的。 展开更多

关键词 CMOS工艺 标准单元库 集成电路 计算机辅助设计 逻辑设计

在线阅读 下载PDF 职称材料

一种近阈值电压标准单元特征化建库方法 被引量：1

7

作者 胡伟 安文婷 袁甲 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2019年第4期85-90,共6页

面向近阈值电压下库单元的实际使用情况,针对传统库文件查找表误差较大的问题,提出了一种近阈值电压下对标准单元的特征化建库方法.通过对标准单元实际应用情况的分析,重新界定了查找表的边界;通过分析电路综合结果与电路仿真结果的相... 面向近阈值电压下库单元的实际使用情况,针对传统库文件查找表误差较大的问题,提出了一种近阈值电压下对标准单元的特征化建库方法.通过对标准单元实际应用情况的分析,重新界定了查找表的边界;通过分析电路综合结果与电路仿真结果的相对误差,重新确定了查找表的规模;从而提高了近阈值电压下标准单元库准确性.该方法对smic55nmCMOS工艺的库文件在0.6 V电压下特征化建库,并进行误差评估,结果表明,该方法相较于传统方法建立的库文件,准确性提高了16%～63.51%,减小了查找表误差,有效提高了库文件的准确性. 展开更多

关键词 近阈值 标准单元库 查找表 库文件

在线阅读 下载PDF 职称材料

基于机器学习的多压多温多参标准单元延迟快速计算方法 被引量：1

8

作者 赵振宇 杨天豪 +1 位作者 蒋汶乘 张书政 《计算机工程与科学》 CSCD 北大核心 2023年第8期1331-1338,共8页

标准单元库是芯片设计、分析和验证的基础,其生成需要耗费大量时间和服务器资源,因此供应商往往只提供少量端角的标准单元库。但是,芯片性能、功耗、可靠性等指标的设计需要标准单元在多种电压、温度和参数(驱动强度、沟道长度和阈值电... 标准单元库是芯片设计、分析和验证的基础,其生成需要耗费大量时间和服务器资源,因此供应商往往只提供少量端角的标准单元库。但是,芯片性能、功耗、可靠性等指标的设计需要标准单元在多种电压、温度和参数(驱动强度、沟道长度和阈值电压等)下的延迟信息。为快速实时计算多种端角下标准单元的延迟,提出了一种基于机器学习的多压多温多参标准单元延迟计算方法。通过深入研究影响标准单元延迟的因素,从28 nm工艺标准单元库和时序报告中提取数据构成数据集,使用机器学习算法训练并校准得到了标准单元延迟计算模型。模型的建立仅耗时数分钟,远远低于模拟方法耗费的时间(通常数百小时)。该模型对未知电压下单元延迟的计算平均误差为1.542 ps,未知温度下单元延迟的计算平均误差为1.814 ps,不同参数下单元延迟的计算平均误差为2.202 ps,静态时序分析流程中单元延迟预测偏差小于3%。该方法可以快速实时地计算单元延迟,并且具有较高的准确性,可以应用于签核前的多场景快速时序分析。 展开更多

关键词 电子设计自动化 标准单元库 门延迟计算 机器学习

在线阅读 下载PDF 职称材料

基于USB设备的全数字时钟恢复单元设计

9

作者 张俊 沈海斌 《计算机工程》 CAS CSCD 2012年第14期231-233,共3页

针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的... 针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的不良影响。该设计采用全数字电路的设计流程,使用标准单元库进行逻辑综合和布局布线,设计结果满足USB协议要求。 展开更多

关键词 通用串行总线 时钟恢复 全数字电路 标准单元库 数字控制振荡器 可重用性

在线阅读 下载PDF 职称材料

基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计 被引量：1

10

作者 张宇飞 余超 +2 位作者 常永伟 单毅 董业民 《半导体技术》 CAS CSCD 北大核心 2018年第5期335-340,400,共7页

基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固... 基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元（DICE）加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^（-1）的线性能量转移（LET）阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^（-1）和99.8 MeV·cm^2·mg^（-1）两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计（RHBD）可以显著提升存储单元电路的抗单粒子翻转能力。 展开更多

关键词 标准单元库 单粒子效应(SEE) 双互锁存储单元(DICE) 抗辐射加固设计(RHBD) 绝缘体上硅(SOI)

在线阅读 下载PDF 职称材料

新闻视窗

11

《现代电子技术》 2005年第9期i001-i001,共1页

关键词 TD-SCDMA 视窗 新闻 GPSONE 标准单元库 平板电视 定位技术 中兴通讯 融合技术 合作开发 国内外 特征化 新工具 EVD 高通 终端

在线阅读 下载PDF 职称材料