期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
8B/10B编码器的设计及实现
被引量：
22
1
作者
李宥谋
《电讯技术》
2005年第6期26-32,共7页
本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
关键词
串行数据传输
8B/10B编码
极性
偏差
(
rd
)
VERILOG语言
在线阅读
下载PDF
职称材料
题名
8B/10B编码器的设计及实现
被引量：
22
1
作者
李宥谋
机构
西安邮电学院专用集成电路设计中心
出处
《电讯技术》
2005年第6期26-32,共7页
基金
国家863计划项目(2003AA1Z1190)
国家自然科学基金资助项目(90207015)
文摘
本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
关键词
串行数据传输
8B/10B编码
极性
偏差
(
rd
)
VERILOG语言
Keywords
Serial data transmission
8 B/10B encoding
Rrunning disparity （
rd
）
Verilog language
分类号
TN919.3 [电子电信—通信与信息系统]
TN762 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
8B/10B编码器的设计及实现
李宥谋
《电讯技术》
2005
22
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
