期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到10篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
超大规模集成电路的板级测试研究 被引量：3
1
作者 李志威 潘中良 叶小敏 《重庆理工大学学报（自然科学）》 CAS 北大核心 2019年第9期170-175,共6页
为检测以超大规模集成电路为核心的电子设备,设计了基于边界扫描技术的电路测试系统。对超大规模集成电路进行板级测试,并提出在互连网络两端的边界扫描单元分别做输出操作的针对互连测试和簇测试过程的测试方法。测试结果表明:利用该方... 为检测以超大规模集成电路为核心的电子设备,设计了基于边界扫描技术的电路测试系统。对超大规模集成电路进行板级测试,并提出在互连网络两端的边界扫描单元分别做输出操作的针对互连测试和簇测试过程的测试方法。测试结果表明:利用该方法,提高了超大规模集成电路板级故障的分辨能力,获得了更好的测试效果。 展开更多
关键词 超大规模集成电路 板级测试 互连测试 簇测试
在线阅读 下载PDF
基于Test Director6和边界扫描的板级测试技术
2
作者 王欣 李银辉 《核电子学与探测技术》 CAS CSCD 北大核心 2012年第8期968-970,共3页
在国内首次介绍了Qmax公司的Test Director6开发工具在JTAG测试中的应用,并首次提出了利用Test Director6进行基于JTAG技术的板级测试方法。实验证明,该方法成熟高效,能有效提高测试效率和测试可靠性,具有较大的实用价值。
关键词 边界扫描 TEST Director6 板级测试 JTAG
在线阅读 下载PDF
边界扫描技术及其在电路板级测试应用 被引量：3
3
作者 张琳 周拥军 +1 位作者 刘冲 武飞 《电光与控制》 北大核心 2009年第2期60-63,共4页
介绍了边界扫描测试技术的基本原理,提出了边界扫描技术的板级测试策略和整体测试流程,并对扫描链路设计中的具体问题进行分析,最后结合可测试性设计提出了电路板设计时应遵循的原则。
关键词 边界扫描 板级测试 可测试性设计 JTAG
在线阅读 下载PDF
一种安全计算机板级测试系统的设计与实现 被引量：4
4
作者 刘海旭 马连川 李世光 《现代电子技术》 2011年第5期131-134,共4页
针对铁路安全计算机,根据板级测试的基本原则,结合计算机辅助测试技术,构建安全计算机板级测试平台,解决了电源可靠受控,测试激励信号控制的问题,根据主要的板级软件测试流程,设计并实现了综合板级测试系统。该系统已获得实际应用,实践... 针对铁路安全计算机,根据板级测试的基本原则,结合计算机辅助测试技术,构建安全计算机板级测试平台,解决了电源可靠受控,测试激励信号控制的问题,根据主要的板级软件测试流程,设计并实现了综合板级测试系统。该系统已获得实际应用,实践证明该系统稳定可靠,可以实现对多类型板级测试的目的,并且有效检测出电路设计中的错误,大大提高了产品出厂的测试效率。 展开更多
关键词 安全计算机 板级测试 计算机辅助测试 测试系统
在线阅读 下载PDF
板载FPGA芯片的边界扫描测试设计 被引量：5
5
作者 雷沃妮 《现代雷达》 CSCD 北大核心 2006年第1期76-78,82,共4页
边界扫描技术是标准化的可测试性设计技术,它提供了对电路板上器件的功能、互连及相互间影响进行测试的一类方法,极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路,遵循IEEE1149.1标准,结合FPGA芯片的BSDL文件进行边... 边界扫描技术是标准化的可测试性设计技术,它提供了对电路板上器件的功能、互连及相互间影响进行测试的一类方法,极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路,遵循IEEE1149.1标准,结合FPGA芯片的BSDL文件进行边界扫描测试设计,理解和掌握其设计原理、数据结构,并实现板级测试与ATE的接口。 展开更多
关键词 边界扫描测试 板级测试 自动测试系统
在线阅读 下载PDF
边界扫描技术在板级可测性设计中的应用 被引量：1
6
作者 周杰 周绍磊 +1 位作者 彭贤 雷鸣 《中国测试技术》 2007年第4期77-80,共4页
硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的... 硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的实现方法,并实现了自动测试系统中数据采集电路板的可测性设计。结果证明该方法有效缩短了测试时间,降低了维修测试费用,具有较大的实用价值。 展开更多
关键词 电路板 边界扫描 板级测试 可测性设计 JTAG
在线阅读 下载PDF
边界扫描测试向量生成的抗混迭算法 被引量：14
7
作者 胡政 黎琼炜 温熙森 《电子测量技术》 1998年第1期8-12,共5页
文中在分析改良计数算法和移位“1”算法的基础上,提出了一种新型的边界扫描测试向量生成算法——等权值算法。该算法实现了测试向量集的紧凑性与故障分辨力之间合理的折衷,是一种性能优良的测试向量生成算法。它具备抗征兆混迭的故障... 文中在分析改良计数算法和移位“1”算法的基础上,提出了一种新型的边界扫描测试向量生成算法——等权值算法。该算法实现了测试向量集的紧凑性与故障分辨力之间合理的折衷,是一种性能优良的测试向量生成算法。它具备抗征兆混迭的故障诊断能力,测试时间的数量级为O(Nlog(N))。 展开更多
关键词 边界扫描 板级测试 测试生成 IC 集成电路
在线阅读 下载PDF
用于FPGA的多层次集成设计系统的设计与实现 被引量：6
8
作者 张峰 李艳 +13 位作者 韩小炜 李明 张倩莉 陈亮 吴利华 张国全 刘贵宅 郭旭峰 杨波 赵岩 王剑 李建忠 于芳 刘忠立 《深圳大学学报（理工版）》 EI CAS 北大核心 2012年第5期377-385,共9页
针对当前现场可编程门阵列(field programmable gate array,FPGA)领域,电子设计自动化(electronic design automation,EDA)工具集成度不够高、不具备用户自主设计FPGA芯片的功能等问题,设计并实现一套完整的FPGA多层次集成设计系统(vers... 针对当前现场可编程门阵列(field programmable gate array,FPGA)领域,电子设计自动化(electronic design automation,EDA)工具集成度不够高、不具备用户自主设计FPGA芯片的功能等问题,设计并实现一套完整的FPGA多层次集成设计系统(versatile design system,VDS).该系统包括高度集成的设计开发环境和FPGA芯片级到系统级的设计与验证工具,为设计、应用和验证自主研发的FPGA芯片提供了一个有效平台.VDS的显著特点在于提供了全自动芯片生成功能,使用户能根据自身需要灵活控制芯片的规模和功能,快速开发一系列的适应不同应用的FPGA.借助VDS成功设计出两款FPGA芯片,通过对FPGA进行电路设计以及对芯片和应用进行仿真与验证,证明了VDS的有效可行. 展开更多
关键词 微电子学 现场可编程门阵列 电子设计自动化 集成设计系统 用户图形界面 架构设计 版图设计 系统级设计 芯片仿真 芯片板级测试
在线阅读 下载PDF
FPGA芯片中边界扫描电路的设计实现 被引量：3
9
作者 于薇 来金梅 +1 位作者 孙承绶 童家榕 《计算机工程》 CAS CSCD 北大核心 2007年第13期251-254,共4页
应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差... 应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求。同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率。针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右。 展开更多
关键词 边界扫描 现场可编程门阵列 时钟偏差 板级测试
在线阅读 下载PDF
PCB、键合线和芯片联合仿真方法的研究 被引量：2
10
作者 冯坤 朱思衡 +2 位作者 邹晶晶 李镇 吕昕 《微波学报》 CSCD 北大核心 2012年第S2期252-254,共3页
由于射频集成电路(RFIC)芯片在应用及板级测试过程中会出现各种寄生效应、分布效应,因此芯片性能极易受到PCB、键合线以及外围元件的影响。并且,在传统的芯片设计软件中,这些不理想效应在芯片设计过程中是无法预知的。基于以上原因,本... 由于射频集成电路(RFIC)芯片在应用及板级测试过程中会出现各种寄生效应、分布效应,因此芯片性能极易受到PCB、键合线以及外围元件的影响。并且,在传统的芯片设计软件中,这些不理想效应在芯片设计过程中是无法预知的。基于以上原因,本文阐述了一种在测试前对芯片、键合线和片外电路及元器件进行联合仿真的方法,充分地模拟真实测试和使用环境,这将大大方便验证过程,也为RFIC的设计者提供便利。 展开更多
关键词 芯片 板级测试 PCB 键合线 联合仿真
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部