-
题名16位改进型条件进位加法器电路设计
被引量：1
- 1
-
-
作者
李彦平
王文俊
-
机构
中国兵器装备集团自动化研究所有限公司特种产品事业部
-
出处
《兵工自动化》
2020年第11期44-47,共4页
-
文摘
为提升数字信号处理电路的性能,对16位传统条件进位加法器(conditional carry select adder,CCS)的逻辑层布尔函数提出一种改进方案。使用Verilog语言和Synopsys对16位改进型和传统型条件进位加法器进行仿真分析。结果表明:该方案能在加法器功耗下降的同时实现关键路径延迟的明显降低,性能明显优于传统加法器。
-
关键词
布尔函数
16位加法器
条件进位加法器
-
Keywords
Boolean function
16-bit adder
conditional carry adder
-
分类号
TP332.21
[自动化与计算机技术—计算机系统结构]
-
-
题名数字信号处理器中高性能可重构加法器设计
被引量：1
- 2
-
-
作者
马鸿
李振伟
彭思龙
-
机构
中国科学院自动化研究所国家专用集成电路设计工程研究中心
-
出处
《计算机工程》
CAS
CSCD
北大核心
2009年第12期1-4,共4页
-
基金
国家科技支撑计划基金资助重点项目(2006BAK07B04)
中科院青年科技创新基金资助项目(DG07J01)
-
文摘
设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%。
-
关键词
条件进位选择加法器
条件“和”选择加法器
可重构加法器
-
Keywords
Conditional Carry Select adder（CCS）
Conditional Sum Select adder（CSS）
re-configurable adder
-
分类号
TN911.72
[电子电信—通信与信息系统]
-
