-
题名一种高效的指令缓存单元架构及其性能分析(英文)
- 1
-
-
作者
Sheraz Anjum
陈杰
-
机构
中国科学院微电子研究所通信与多媒体实验室
-
出处
《电子器件》
CAS
2007年第5期1861-1865,共5页
-
基金
国家自然科学基金资助(60425413)
-
文摘
为了提高高速DSP或通用处理器的程序执行速度,描述了一种指令缓存单元的有效架构,特别是实现细节和性能分析.因所提出的指令缓存单元是为一种高性能VLIW结构的DSP核而设计,使用了并行的标签比较逻辑和寄存器堆的结构,芯片面积、关键路径延迟、功耗都大大减小.该指令缓存单元使用高层次的RTL(使用Verilog)编码,并由Synopsys的Design Compiler综合,使用不同的StarCoreTM基准程序测试比较,并进行性能分析.比较结果表明,所提出的结构是有效的,适合用于任何高速的处理器核.
-
关键词
指令缓存单元(ICU)
超长指令字(VLIW)
数字信号处理器(DSP)
性能分析
最近未使用(lru)算法
比较逻辑
-
Keywords
Instruction Cache Unit（ICU）
VLIW DSP Core
performance analysis
least recently used algorithm
comparison logic
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
