LDPC码的分层类拟合修正最小和译码算法 被引量：2

1

作者 宁晓燕 孙晶晶 +1 位作者 孙志国 宋禹良 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2022年第11期88-94,共7页

低密度奇偶检验码(LDPC)是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和(MS)译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺... 低密度奇偶检验码(LDPC)是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和(MS)译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和(CFMMS)译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和(LCFMMS)译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。 展开更多

关键词 低密度奇偶校验码 最小和译码算法 类拟合修正最小和译码算法 分层式调度

在线阅读 下载PDF 职称材料

MLC闪存的最小和译码算法研究

2

作者 张旋 李晓强 +1 位作者 燕莎 曹建民 《信息技术》 2018年第4期33-36,40,共5页

随着多级单元(Multi-Level Cell,MLC)闪存存储密度的增加,单元间干扰(Cell-toCell Interference,CCI)成为影响NAND闪存可靠性的主要噪声。针对这种情况,在深入分析MLC闪存信道模型和CCI噪声模型的基础上,利用MLC阈值电压的均匀感知策略... 随着多级单元(Multi-Level Cell,MLC)闪存存储密度的增加,单元间干扰(Cell-toCell Interference,CCI)成为影响NAND闪存可靠性的主要噪声。针对这种情况,在深入分析MLC闪存信道模型和CCI噪声模型的基础上,利用MLC阈值电压的均匀感知策略获取闪存页中每比特的对数似然比(Log-Likelihood Ratio,LLR)信息,提出了一种MLC型NAND闪存的最小和译码算法。仿真结果表明,在MLC闪存信道下,该方法既可保证闪存单元可靠性,又具有较短闪存单元的读取时间,从而实现了译码复杂度和性能间的良好折衷。 展开更多

关键词 多级单元 低密度奇偶校验码 最小和译码算法

在线阅读 下载PDF 职称材料

一种基于BP最小和译码算法的IP核设计

3

作者 李威 彭端 《现代电子技术》 北大核心 2020年第12期27-29,34,共4页

基于置信传播BP改进的最小和译码算法原理,依据IEEE 802.11ac标准进行QC-LDPC译码器IP核的设计。对传统BP译码算法的校验节点更新公式进行优化、改进,通过仿真性能对比,采用最小和译码算法设计实现译码器。该译码器采用串行译码结构,可... 基于置信传播BP改进的最小和译码算法原理,依据IEEE 802.11ac标准进行QC-LDPC译码器IP核的设计。对传统BP译码算法的校验节点更新公式进行优化、改进,通过仿真性能对比,采用最小和译码算法设计实现译码器。该译码器采用串行译码结构,可节省硬件资源和开销。在Vivado 2016.4集成开发环境中通过Xilinx ZYNQ7020 FPGA芯片设计码长为648 bit、码率为1/2的QC-LDPC译码器。同时将FPGA实现的译码器输出与计算机仿真结果进行对比,仿真验证结果表明,译码器IP核设计正确合理。 展开更多

关键词 IP核设计 QC-LDPC译码器 最小和译码算法 串行译码结构 性能对比 仿真分析

在线阅读 下载PDF 职称材料

基于最小均方误差的改进型IRA译码算法研究

4

作者 张天瑜 《长春工业大学学报》 CAS 2010年第1期42-47,共6页

IRA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据最小均方误差准则,提出一种改进... IRA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据最小均方误差准则,提出一种改进型IRA译码算法。仿真结果表明,与BP译码算法相比,改进型IRA译码算法能够在降低算法复杂度的同时保持良好的译码性能,与最小和译码算法相比,改进型IRA译码算法的复杂度几乎不变,但译码性能得到了明显地提高。 展开更多

关键词 不规则重复累积码 置信传播译码算法 最小和译码算法 最小均方误差准则

在线阅读 下载PDF 职称材料

低复杂度的LDPC并行分层译码算法研究

5

作者 卢恒 魏华 王国开 《邮电设计技术》 2024年第10期54-59,共6页

为了提高准循环低密度奇偶校验(QC_LDPC)算法的译码性能,降低其译码算法的复杂性,加快译码收敛速度,提出了一种基于最小和译码算法的分层译码,以支持QC_LDPC快速译码,它由基校验矩阵通过循环移位得来,所以每一层之间的校验矩阵相互独立... 为了提高准循环低密度奇偶校验(QC_LDPC)算法的译码性能,降低其译码算法的复杂性,加快译码收敛速度,提出了一种基于最小和译码算法的分层译码,以支持QC_LDPC快速译码,它由基校验矩阵通过循环移位得来,所以每一层之间的校验矩阵相互独立。相对于传统的BP算法,提出的分层算法复杂度更低,收敛速度更快。根据5G NR的标准,对该算法在各种情况下进行了仿真,当码长K=3960,码率为1/3时,使用BPSK进行调制、AWGN信道进行仿真,结果显示,此算法在SNR为1.3 dB左右时,得到了10-5的BER,该解码方法获得了0.1dB的性能增益、迭代次数的减少以及译码吞吐率的提升。 展开更多

关键词 QC_LDPC码 分层译码 最小和译码算法 5G NR 低复杂度

在线阅读 下载PDF 职称材料

LDPC码改进型LBP译码算法研究 被引量：6

6

作者 刘明山 王亚忠 刘珊珊 《吉林大学学报（信息科学版）》 CAS 2015年第4期367-372,共6页

针对LDPC(Low Density Parity Check)码分层(LBP:Layered Belief-Propagation)译码算法计算复杂度高、不易于硬件实现的问题,提出一种改进算法。该算法首先引入函数f(x)使LBP译码算法的计算复杂度大大降低;同时引入具体参数校正因子和... 针对LDPC(Low Density Parity Check)码分层(LBP:Layered Belief-Propagation)译码算法计算复杂度高、不易于硬件实现的问题,提出一种改进算法。该算法首先引入函数f(x)使LBP译码算法的计算复杂度大大降低;同时引入具体参数校正因子和偏移因子,提升译码性能。仿真结果表明,改进后的算法相比LBP算法在计算复杂度降低的同时,也提升了译码性能,从而达到了易于硬件实现的目的。 展开更多

关键词 LDPC码 BP译码算法 最小和译码算法 分层译码算法

在线阅读 下载PDF 职称材料

高速数据传输中的LDPC码译码算法研究 被引量：12

7

作者 魏瑞刚 陈晖 +2 位作者 邱金蕙 郝志松 雷光雄 《无线电工程》 2011年第3期20-22,共3页

在对LDPC码(低密度奇偶校验码)不同译码算法的原理进行深入研究的基础上,提出了一种改进型的最小和译码算法。通过分析不同译码算法的计算复杂度,验证不同算法的译码性能,表明改进最小和译码算法降低了运算复杂度,减少了平均迭代次数,... 在对LDPC码(低密度奇偶校验码)不同译码算法的原理进行深入研究的基础上,提出了一种改进型的最小和译码算法。通过分析不同译码算法的计算复杂度,验证不同算法的译码性能,表明改进最小和译码算法降低了运算复杂度,减少了平均迭代次数,改善了算法的收敛特性,是一种低运算量高性能的译码算法,有利于提高吞吐量,在高速数据传输上具有很大应用价值。 展开更多

关键词 LDPC LLR-BP 最小和算法 改进最小和译码算法

在线阅读 下载PDF 职称材料

一种提高LDPC译码器吞吐率的译码算法 被引量：3

8

作者 张金贵 斐文端 +1 位作者 许星辰 姜文哲 《无线电工程》 2008年第6期49-52,共4页

为了设计高效的LDPC译码器,结合准循环结构LDPC的校验矩阵H的规律性、乘性修正最小和译码算法不需要估计信道质量的特点和部分并行译码实现复杂度低的特点,介绍了一种新的译码算法——交迭的部分并行译码算法,这种译码算法相对于采用部... 为了设计高效的LDPC译码器,结合准循环结构LDPC的校验矩阵H的规律性、乘性修正最小和译码算法不需要估计信道质量的特点和部分并行译码实现复杂度低的特点,介绍了一种新的译码算法——交迭的部分并行译码算法,这种译码算法相对于采用部分并行结构的BP译码算法,不但降低了硬件实现的复杂度,减少了存储资源的开销,而且提高了译码器的吞吐率。 展开更多

关键词 乘性修正最小和译码算法 部分并行译码 交迭的部分并行译码 吞吐率

在线阅读 下载PDF 职称材料

基于偏移量近似的改进型RA译码算法研究 被引量：3

9

作者 张天瑜 《长春工业大学学报》 CAS 2009年第4期390-395,共6页

RA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型RA译码算法。该算法... RA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型RA译码算法。该算法采用偏移量近似的方法来逼近于BP译码算法,能够降低BP译码算法的复杂度。仿真结果表明,与BP译码算法相比,改进型RA译码算法能够在降低算法复杂度的同时保持良好的译码性能,与最小和译码算法相比,改进型RA译码算法的复杂度几乎不变,但译码性能得到了明显的提高。 展开更多

关键词 重复累积码 TANNER图 置信传播译码算法 最小和译码算法 偏移量近似 改进型RA译码算法

在线阅读 下载PDF 职称材料

基于偏移量和归一化的改进型TPC译码算法研究 被引量：2

10

作者 张天瑜 《长春工业大学学报》 CAS 2010年第4期417-422,共6页

Turbo乘积码(Turbo Product Codes,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译... Turbo乘积码(Turbo Product Codes,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据似然概率,通过引入偏移量参数和归一化参数,提出基于偏移量和归一化的改进型TPC译码算法。仿真结果表明,与TPC译码算法、最小和译码算法相比,基于偏移量和归一化的改进型TPC译码算法能够在降低算法复杂度的同时保持良好的译码性能。 展开更多

关键词 TURBO乘积码 最小和译码算法 偏移量 归一化 改进型TPC译码算法

在线阅读 下载PDF 职称材料

改进型TPC译码算法研究

11

作者 张天瑜 《长春工业大学学报》 CAS 2010年第5期559-564,共6页

Turbo乘积码(Turbo Product Code,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译... Turbo乘积码(Turbo Product Code,TPC)能够在接近Shannon极限的低信噪比情况下,获得较低的误码率。但是TPC译码算法的硬件电路复杂,虽然最小和译码算法能够简化TPC译码算法,但它是以牺牲译码性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,根据似然概率,通过同时引入偏移量参数和归一化参数,提出一种改进型TPC译码算法,并且利用最小均方误差准则来计算相关参数。仿真结果表明,与TPC译码算法、最小和译码算法相比,改进型TPC译码算法能够在降低算法复杂度的同时保持良好的译码性能。 展开更多

关键词 TURBO乘积码 最小和译码算法 最小均方误差准则 改进型TPC译码算法

在线阅读 下载PDF 职称材料

一种高速LDPC码译码器的设计及实现 被引量：2

12

作者 伏思昌 何小海 +1 位作者 卿粼波 车倜贲 《微电子学与计算机》 CSCD 北大核心 2015年第6期54-57,61,共5页

针对目前低密度奇偶校验(LDPC)码译码复杂度大、速率低、占用资源多的问题,深入研究了LDPC码的译码算法.在加性高斯白噪声(AWGN)信道下,对适合硬件实现的最小和译码算法进行了仿真,得到了最佳的量化方案和译码迭代次数.在两种改进的最... 针对目前低密度奇偶校验(LDPC)码译码复杂度大、速率低、占用资源多的问题,深入研究了LDPC码的译码算法.在加性高斯白噪声(AWGN)信道下,对适合硬件实现的最小和译码算法进行了仿真,得到了最佳的量化方案和译码迭代次数.在两种改进的最小和译码算法的基础上,设计出一种新型的LDPC码部分并行译码器,并在Xilinx公司的FPGA XC5VLX110T上完成了算法的实现和时序的优化.经测试,该译码器的吞吐量达到152Mb/s. 展开更多

关键词 低密度奇偶校验码 最小和译码算法 部分并行 FPGA

在线阅读 下载PDF 职称材料

LDPC码量化译码仿真性能分析 被引量：1

13

作者 蔡嵩 于奇 王玫 《舰船科学技术》 北大核心 2008年第B11期112-115,共4页

主要分析LDPC码在具体实现过程中,改用最小和译码算法,并考虑硬件实现数据的量化级别、迭代过程中的限幅等因素,要求译码器在满足译码误码率的要求下,硬件的复杂度最低。

关键词 低密度奇偶校验 光正交码 和积译码算法 最小和译码算法

在线阅读 下载PDF 职称材料

码率兼容的LDPC译码器高层次综合实现 被引量：1

14

作者 张志芳 朱鹏景 +1 位作者 朱铁林 赵旦峰 《微电子学与计算机》 北大核心 2019年第5期53-57,共5页

针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度... 针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度等方面进行调整和优化以适应硬件环境.然后利用高层次综合工具在接口综合、循环优化、数组优化等方面进一步优化,提高译码模块的资源利用率和数据吞吐率.最后通过C综合实现算法的RTL级描述.联合仿真结果表明,用高层次综合工具实现LDPC译码器在大大缩短开发周期的前提下,仍然具有优异的译码性能. 展开更多

关键词 低密度奇偶校验码 最小和译码算法 高层次综合 FPGA实现

在线阅读 下载PDF 职称材料

一种基于LDPC译码可靠度的HARQ策略 被引量：2

15

作者 杜昊阳 王呈贵 栾亚婷 《无线电通信技术》 2016年第5期27-30,52,共5页

随着移动通信技术的迅猛发展,从3G到4G乃至5G技术的不断更新换代,更优质有效的传输技术变得举足轻重。LDPC码从诞生时的冷遇,到后来的兴起,再到后来的被认为已到达理论性能研究极限。然而以LDPC码作为信道编码的差错重传技术,则始终被... 随着移动通信技术的迅猛发展,从3G到4G乃至5G技术的不断更新换代,更优质有效的传输技术变得举足轻重。LDPC码从诞生时的冷遇,到后来的兴起,再到后来的被认为已到达理论性能研究极限。然而以LDPC码作为信道编码的差错重传技术,则始终被认为是现阶段所能达到的最理想方案。在基于前人关于RB-HARQ技术的基础上,辅以802.16e标准的LDPC码,提出了新型的基于译码可靠度门限的重传策略,在误码率和吞吐率上均比之前的有着较大提升,进一步印证了LDPC码作为前向纠错编码的优越性和在今后实际通信中的发展潜力。 展开更多

关键词 LDPC码 基于可靠度的HARQ 最小和译码算法 误码率 吞吐率

在线阅读 下载PDF 职称材料

适用于卫星通信的速率自适应型LDPC译码器设计 被引量：3

16

作者 田瑞甫 刘聚 +2 位作者 钟鸣 张朝路 侯俊 《无线电工程》 2019年第6期482-487,共6页

为满足卫星通信中多种速率数据自适应传输的需求,设计了一种速率自适应型低密度奇偶校验码(Low-Density Parity Check codes,LDPC)译码器。设计的译码器在实现修正最小和译码算法(Modified Min-Sum Algorithm,MMSA)基础上,通过对输入数... 为满足卫星通信中多种速率数据自适应传输的需求,设计了一种速率自适应型低密度奇偶校验码(Low-Density Parity Check codes,LDPC)译码器。设计的译码器在实现修正最小和译码算法(Modified Min-Sum Algorithm,MMSA)基础上,通过对输入数据加填充帧和输出数据伴随有效性标记的方式,单一主时钟实现多种速率数据的译码运算,不需要时钟切换,简化了控制逻辑。测试结果表明,设计的译码器在误码率为1*10^(-7)量级有6.5 dB编码增益,且当译码速率不高于50 Mbps时具有速率自适应性。 展开更多

关键词 卫星通信 速率自适应 低密度奇偶校验码 修正最小和译码算法

在线阅读 下载PDF 职称材料

基于ACE约束的S-IRA编译码器设计

17

作者 刘朋利 何欢 《山西电子技术》 2010年第2期47-49,63,共4页

考虑到结构化非规则重复累积码具有准循环的结构便于硬件实现,采用了结构化非规则重复累积码进行编码器设计。准循环矩阵的构造采用了基于ACE约束的PEG填充构造方法。结合所用码型的特点,设计出了简单有效的编码流程图。译码方面,采用... 考虑到结构化非规则重复累积码具有准循环的结构便于硬件实现,采用了结构化非规则重复累积码进行编码器设计。准循环矩阵的构造采用了基于ACE约束的PEG填充构造方法。结合所用码型的特点,设计出了简单有效的编码流程图。译码方面,采用了分层修正最小和译码算法,并设计出了译码器结构。 展开更多

关键词 结构化非规则重复累积码 分层修正最小和译码算法 编码器结构 译码器结构

在线阅读 下载PDF 职称材料