-
题名EPIC微体系结构的存储级并行执行模型的研究
被引量：1
- 1
-
-
作者
邓让钰
陈海燕
邢座程
谢伦国
曾献君
-
机构
国防科学技术大学计算机学院
-
出处
《计算机学报》
EI
CSCD
北大核心
2007年第1期74-80,共7页
-
基金
国家"八六三"高技术研究发展计划项目基金(2002AA110020)
国家自然科学基金(90207011)资助.
-
文摘
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.
-
关键词
显示并行指令计算
单位延迟
非单位延迟
存储级并行
优化的锁步执行模型
-
Keywords
EPIC
unit access latency
non-unit access latency
memory level parallelism
optimized lock-step execution model
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
-
题名一种高效的基于ASIPs的EPIC指令编码方法
- 2
-
-
作者
江山刚
张晓彤
王沁
-
机构
北京科技大学计算机系
-
出处
《计算机工程》
CAS
CSCD
北大核心
2007年第3期251-252,255,共3页
-
文摘
EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法——动态变长指令编码方法。测试结果表明,对于低编码率的语音编解码领域的ASIPs,动态变长指令编码方法可以将代码的压缩率提高到62.8%。
-
关键词
显示并行指令计算
专用指令集处理器
指令编码
动态变长
-
Keywords
Explicitly parallel instruction computing （EPIC）
ASIPs
Instruction encoding
Dynamic variable-length
-
分类号
TP311
[自动化与计算机技术—计算机软件与理论]
-
