基于时间数字转换器的数字输出电子式互感器校验系统 被引量：6

1

作者 范洁 程含渺 +4 位作者 季欣荣 陈刚 周玉 陈霄 易永仙 《电力自动化设备》 EI CSCD 北大核心 2014年第10期164-168,共5页

为了提高基于高精度采集卡的数字输出电子式互感器校验系统的相位测量精度,分析了其相位测量误差产生的原因。基于此,提出通过时间数字转换器(TDC)测量采集卡从触发采样到开始采样的时间差,再将该时间差换算为角度以校正相位,给出了所... 为了提高基于高精度采集卡的数字输出电子式互感器校验系统的相位测量精度,分析了其相位测量误差产生的原因。基于此,提出通过时间数字转换器(TDC)测量采集卡从触发采样到开始采样的时间差,再将该时间差换算为角度以校正相位,给出了所提方法在校验系统中的实现方法。对应用所提方法的校验系统的准确度进行理论分析,结果表明其测量准确度为0.05级,可用于校验精度为0.2级及以下的电子式互感器。 展开更多

关键词 电子式互感器 校验系统 采样 非同步 时间数字转换器 相位校正 测量误差

在线阅读 下载PDF 职称材料

一种基于时间数字转换器的瞬时测频技术 被引量：9

2

作者 凌祥 张树森 《电子测量技术》 2016年第11期16-18,25,共4页

为了提高数字计数式瞬时测频的精度，提出了一种采用时间数字转换器（TDC）进行瞬时测频的新技术。通过对脉内的被测信号脉冲个数进行计数，并利用TDC测量输入信号的脉宽，可得到被测信号频率。在 FPGA 中设计了测频的基本时序，并完成... 为了提高数字计数式瞬时测频的精度，提出了一种采用时间数字转换器（TDC）进行瞬时测频的新技术。通过对脉内的被测信号脉冲个数进行计数，并利用TDC测量输入信号的脉宽，可得到被测信号频率。在 FPGA 中设计了测频的基本时序，并完成了对TDC的控制和数据计算。为了提高瞬时测频机工作的稳定性，设计了TDC的校准方法，通过在测量间歇期插入标准脉宽信号进行测量，以修正T DC的漂移。经测试表明，对于脉宽1μs、载频频率为1～2GHz的输入信号，该技术的测量精度约为0．3MHz，测量时间小于1μs。 展开更多

关键词 瞬时测频 测频精度 时间数字转换器 测量校准

在线阅读 下载PDF 职称材料

基于时空关系的高分辨率时间数字转换器 被引量：1

3

作者 许建华 张超 +2 位作者 王召利 范文晶 王海 《电测与仪表》 北大核心 2010年第2期60-63,共4页

本文介绍了一种利用时空关系来提高测量时间间隔精度的时间数字转换器(TDC),该转换器用固定长度的抽头传输线作为量化延时单元,对短时间间隔进行量化,其主要分为传输线、缓冲器和重合检测电路三个部分,本文对此进行了深入分析。这种时... 本文介绍了一种利用时空关系来提高测量时间间隔精度的时间数字转换器(TDC),该转换器用固定长度的抽头传输线作为量化延时单元,对短时间间隔进行量化,其主要分为传输线、缓冲器和重合检测电路三个部分,本文对此进行了深入分析。这种时间数字转换器的一个优点是容易集成,我们做了个原型机来验证这个原理,在该原型机中使用印刷电路板上的微带线作为延迟线,最后实现了82ps的测量精度。 展开更多

关键词 时空关系 时间数字转换器(TDC) 时间间隔 延迟线 重合检测

在线阅读 下载PDF 职称材料

16通道高分辨CAMAC时间数字转换器 被引量：1

4

作者 金革 佐佐木修 《核电子学与探测技术》 CAS CSCD 北大核心 1999年第3期192-196,共5页

介绍一种１６通道高分辨ＣＡＭＡＣ时间数字转换器组件，具有１２位动态范围，其最小时间分辨达２６ｐｓ，１６个通道的总变换时间仅１５μｓ。该组件采用ＣＯＭＭＯＮＳＴＡＲＴ模式，１６个独立的ＳＴＯＰ。该组件有两种读出方式：随... 介绍一种１６通道高分辨ＣＡＭＡＣ时间数字转换器组件，具有１２位动态范围，其最小时间分辨达２６ｐｓ，１６个通道的总变换时间仅１５μｓ。该组件采用ＣＯＭＭＯＮＳＴＡＲＴ模式，１６个独立的ＳＴＯＰ。该组件有两种读出方式：随机读出和稀疏扫描读出方式。为了简化设计，提高组件的可靠性，在组件中ＴＡＣ部分被设计成一个很小的模块，每个模块包含两路独立ＴＡＣ，组件中共使用了８个这样的ＴＡＣ模块。详细介绍了该１６通道高分辨ＣＡＭＡＣ时间数字转换器组件的原理。 展开更多

关键词 TDC CAMAC 分辨率 时间数字转换器 核物理

在线阅读 下载PDF 职称材料

应用于全数字锁相环的时间数字转换器设计 被引量：6

5

作者 张陆 张长春 +2 位作者 李卫 郭宇锋 方玉明 《南京邮电大学学报（自然科学版）》 北大核心 2014年第1期47-52,共6页

采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准... 采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围。该设计完成了RTL级建模、仿真、综合及布局布线等整个流程。仿真结果表明,该TDC电路工作正常,在1.8 V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255μm×265μm。 展开更多

关键词 专用集成电路 全数字锁相环 时间数字转换器 相位检测

在线阅读 下载PDF 职称材料

基于时间放大技术的时间数字转换器的设计 被引量：6

6

作者 郭围围 尹勇生 +3 位作者 龚号 孟煦 陈珍海 邓红辉 《电子测量与仪器学报》 CSCD 北大核心 2022年第4期98-105,共8页

本文基于时间放大技术设计了一种两步式的时间数字转换器(TDC),可应用于高精度的飞行测量领域。本设计采用SMIC 55 nm CMOS工艺,采用环形延时TDC作为粗量化电路,采用游标式TDC作为细量化电路。游标式TDC的精度受到延时失配限制,导致在... 本文基于时间放大技术设计了一种两步式的时间数字转换器(TDC),可应用于高精度的飞行测量领域。本设计采用SMIC 55 nm CMOS工艺,采用环形延时TDC作为粗量化电路,采用游标式TDC作为细量化电路。游标式TDC的精度受到延时失配限制,导致在设计时难以突破更高精度的要求。时间放大器通过放大粗量化产生的时间余量,并继续进行第二次细量化,降低了细量化电路的设计难度。针对传统时间放大器输入范围有限以及放大精确度不足的弊端,提出一种新的时间放大器结构,具有精确放大宽范围输入时间间隔的能力。仿真结果表明,采用该种时间放大器的TDC可实现的分辨率为3.7 ps,测量范围为80 ns,微分非线性(DNL)为0.73 LSB,积分非线性(INL)为0.95 LSB,该设计能够在高线性度下更好地兼顾TDC的分辨率与测量范围。 展开更多

关键词 时间数字转换器 分辨率 测量范围 时间放大器 时间余量

在线阅读 下载PDF 职称材料

基于多级放大结构的高速低功耗时间数字转换器设计 被引量：1

7

作者 范传奇 贾嵩 +2 位作者 王振宇 严伟 吴泽波 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2018年第2期299-306,共8页

提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成,粗测部分利用延时链得到小于一个延时单元的关键余量,并设计了面积小、功耗低的关键余量选择逻辑。细测部分,利用两倍时间放大器和过半判断器从高位到低位依次产生4位... 提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成,粗测部分利用延时链得到小于一个延时单元的关键余量,并设计了面积小、功耗低的关键余量选择逻辑。细测部分,利用两倍时间放大器和过半判断器从高位到低位依次产生4位二进制码。在SMIC 65 nm工艺下仿真,新型结构的分辨率为1.44ps,量程为736 ps,转换速度可达470 MS/s,在100 MHz频率下,平均功耗仅为1.3 m W。对两倍时间放大器设计了校准电路,提高了抵抗PVT的能力,得到良好的积分非线性。 展开更多

关键词 时间数字转换器 时间放大器 高速 低功耗

在线阅读 下载PDF 职称材料

应用于时间数字转换器的补偿校准算法及电路 被引量：1

8

作者 赵捷 赵野 +3 位作者 童纪昀 王莎 张孟翟 赵发展 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2022年第12期1637-1642,共6页

文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process,voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、... 文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process,voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、锁频电路或基于统计方法学的复杂结构。基于该方法的TDC电路采用CMOS 0.110μm工艺设计实现,版图面积仅为380×140μm^(2),在1.2 V电源下功耗为4.2 mW。仿真结果表明:系统分辨率为104 ps,最大微分非线性(differential nonlinearity,DNL)和积分非线性(integral nonlinearity,INL)分别为0.3、2.5 LSB,证明依据该算法的TDC电路具有良好的时间精度和线性度。 展开更多

关键词 时间数字转换器(TDC) 相位内插 补偿校准 亚稳态 算法电路

在线阅读 下载PDF 职称材料

面向全数字锁相环应用的时间数字转换器

9

作者 张孝 马卓 +3 位作者 谢伦国 余金山 袁珩洲 王志强 《计算机工程与科学》 CSCD 北大核心 2015年第7期1252-1257,共6页

时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件。以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技... 时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件。以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技术在全数字锁相环中的应用前景以及未来研究重点进行了简要分析。 展开更多

关键词 时间数字转换器 分辨率 动态范围 全数字锁相环

在线阅读 下载PDF 职称材料

一种通用的时间数字转换器码密度校准信号产生方法及其实现 被引量：9

10

作者 李海涛 李斌康 +3 位作者 田耕 阮林波 赵前 吕宗璟 《电子与信息学报》 EI CSCD 北大核心 2021年第8期2121-2127,共7页

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时... 该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit,LSB)为24.9 ps,微分非线性为(–0.84~3.1)LSB,积分非线性为(–5.0~2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。 展开更多

关键词 时间数字转换器 码密度校准 相干采样 TDC主时钟 校准信号

在线阅读 下载PDF 职称材料

相控-延时链混合架构时间数字转换器

11

作者 李国梁 韩斌 +3 位作者 程阳 曹杰 鲍春 吴昊泽 《中国测试》 CAS 北大核心 2023年第6期130-136,共7页

高精度时间间隔测量过程中,为兼顾测量分辨和精度的同时,简化校准过程,提出一种混合架构的时间数字转换器(TDC)设计方法。该方法将相控时钟架构与抽头延时链(TDL)架构结合,利用不同相位的时钟对抽头延时链实现并行采样,一次测量过程中... 高精度时间间隔测量过程中,为兼顾测量分辨和精度的同时,简化校准过程,提出一种混合架构的时间数字转换器(TDC)设计方法。该方法将相控时钟架构与抽头延时链(TDL)架构结合,利用不同相位的时钟对抽头延时链实现并行采样,一次测量过程中可以得到多个测量值,最后利用多个测量值的均值表示测量结果。该方法在Kintex-7 FPGA上进行实验测试,结果表明在进行简单校准的情况下,仍然可以保持较高的测量分辨率和精度,从而证明提出方法的有效性与可行性。 展开更多

关键词 时间数字转换器 FPGA 延时链 相控时钟

在线阅读 下载PDF 职称材料

用于荧光检测的时间数字转换器进展与分析 被引量：1

12

作者 严峰 金湘亮 +2 位作者 杨健 汪洋 曹胜果 《传感器与微系统》 CSCD 2020年第8期1-3,8,共4页

时间相关单光子计数(TCSPC)是荧光检测在现代荧光寿命测定中常用的方法,TCSPC中单光子计时器常常采用时间/数字转换器(TDC)来实现。针对时间分辨率指标,研究近20年来时间数字转换器构架的发展情况。对不同TDC构架的优缺点进行深入分析后... 时间相关单光子计数(TCSPC)是荧光检测在现代荧光寿命测定中常用的方法,TCSPC中单光子计时器常常采用时间/数字转换器(TDC)来实现。针对时间分辨率指标,研究近20年来时间数字转换器构架的发展情况。对不同TDC构架的优缺点进行深入分析后,列表总结了各种架构的性能指标。提出TDC待突破的重点、难点及其未来的发展趋势。 展开更多

关键词 荧光检测 时间相关单光子计数 时间数字转换器

在线阅读 下载PDF 职称材料

一种基于边沿切换技术的随机时间-数字转换器

13

作者 王子轩 蔡志匡 +2 位作者 胡善文 周波 杨恒新 《南京邮电大学学报（自然科学版）》 北大核心 2016年第5期90-95,共6页

提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13... 提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13μm CMOS工艺流片验证,测试结果表明,采用边沿切换技术后,STDC可达到1 ps的高分辨率,功耗仅0.9 m W。此外,边沿切换技术还具有减少失配和降低闪烁噪声的效果。 展开更多

关键词 时间-数字转换器 随机时间-数字转换器 边沿切换技术 分辨率

在线阅读 下载PDF 职称材料

一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环

14

作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报（自然科学版）》 北大核心 2017年第6期44-49,共6页

提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多

关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 全数字锁相环

在线阅读 下载PDF 职称材料

基于时间—数字转换器的力矩传感器

15

作者 王嘉力 姜力 《传感器与微系统》 CSCD 北大核心 2008年第2期74-76,共3页

介绍了基于时间—数字转换器(TDC)的应变测量原理与特点。设计并制作了基于TDC技术的机器人关节力矩传感器。基于TDC应变测量原理的力矩传感器具有组成电路简单、系统电流消耗小的特点。对传感器进行了静动态校正,并分析了试验结果。

关键词 时间-数字转换器 力矩传感器 时间间隔测量

在线阅读 下载PDF 职称材料

基于FPGA的高分辨率数字时间转换器

16

作者 王伟 张瑞峰 《强激光与粒子束》 CAS CSCD 北大核心 2023年第3期155-163,共9页

针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检... 针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检测使时钟信号提前满足相位关系,以实现同时触发多个不同宽度脉冲信号的目的。详细阐述了DTC的实现原理和电路设计模块,并对其进行了仿真和现场可编程门阵列(FPGA)实现,同时对实现结果进行测试、分析和讨论。在Xilinx ARTIX-7 FPGA开发板上实现了第一个脉冲信号的分辨率为0.85 ps,微分非线性(DNL)和积分非线性(INL)分别为-1.255~1.166 LSB和-7.33~7.05 LSB。第二个脉冲信号分辨率为17.1131 ps,DNL和INL分别为-0.0987~0.105 LSB和-0.717~0.735 LSB,且在0~80℃的环境温度中依旧可以保证DTC的性能。结果表明此DTC具有实现简单、成本低,性能高效等优点。 展开更多

关键词 数字时间转换器 游标法 预相移 模式时钟管理器 同步触发

在线阅读 下载PDF 职称材料

面向FPGA-TDL-TDC的延迟时间逐位校准网络 被引量：1

17

作者 许玥 谢杰 +2 位作者 曾中明 张宝顺 吴东岷 《电子测量与仪器学报》 CSCD 北大核心 2024年第7期89-96,共8页

时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间... 时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。 展开更多

关键词 现场可编程逻辑门阵列 抽头延迟链-时间数字转换器 多层感知机 神经网络校准

在线阅读 下载PDF 职称材料

一种GPS校准的数字式高精度守时钟 被引量：30

18

作者 魏丰 朱广伟 +1 位作者 王瑞清 王群 《仪器仪表学报》 EI CAS CSCD 北大核心 2011年第4期920-926,共7页

晶振老化是影响时钟守时精度的最主要原因,一般的解决方法是采用GPS校准锁相环微调压控晶振的振荡周期进行补偿的电路方案。介绍了一种由固定频率晶振驱动的分频比可精细微调的基于加法器的时钟电路。提出了一种新颖的基于该时钟电路,采... 晶振老化是影响时钟守时精度的最主要原因,一般的解决方法是采用GPS校准锁相环微调压控晶振的振荡周期进行补偿的电路方案。介绍了一种由固定频率晶振驱动的分频比可精细微调的基于加法器的时钟电路。提出了一种新颖的基于该时钟电路,采用GPS接收机、单片机、可编程逻辑器件和TDC构成的全数字化守时钟电路方案。该方案具有守时精度高、全数字化设计、简单和便于集成等优点,特别适合于只校时不锁频场合。最后以一个守时精度为1毫秒/日的守时钟为例说明了该电路的设计方法和步骤,给出了实测结果。 展开更多

关键词 基于加法器的时钟 守时 卫星全球定位系统 时间数字转换器

在线阅读 下载PDF 职称材料

一种结合高精度TDC的快速全数字锁相环 被引量：7

19

作者 姚亚峰 孙金傲 +1 位作者 霍兴华 刘建 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2017年第8期131-136,共6页

针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号... 针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点. 展开更多

关键词 全数字锁相环 时间数字转换器 相调电路 可编程逻辑门阵列

在线阅读 下载PDF 职称材料

基于PCI总线的高精密时间间隔测量仪的研制 被引量：10

20

作者 宋健 安琪 刘树彬 《电子测量与仪器学报》 CSCD 2006年第3期37-42,共6页

在很多大型物理实验和应用中,对时间间隔测量的精度要求是越来越高。本文介绍了一种基于PCI总线的高精密时间间隔测量仪的实现,该测量仪具有内部自检、通道识别及掉电保护等功能;并说明了该测量仪的多项关键技术,尤其是延时锁相环加RC... 在很多大型物理实验和应用中,对时间间隔测量的精度要求是越来越高。本文介绍了一种基于PCI总线的高精密时间间隔测量仪的实现,该测量仪具有内部自检、通道识别及掉电保护等功能;并说明了该测量仪的多项关键技术,尤其是延时锁相环加RC延迟线的两级时间内插技术;最后给出了该测量仪的性能指标。测量结果显示,该测量仪可以达到21ps的测量精度,同时可以测量的时间范围是51us。 展开更多

关键词 时间间隔测量 时间数字转换器 PCI总线 虚拟仪器

在线阅读 下载PDF 职称材料