为解决时间数字转换TDC模块数据传输中遇到的连续性和可靠性问题,以用户数据包协议(UDP)作为通信协议,采用Cyclone III FPGA为控制芯片,针对重离子治癌项目中对时间间隔测量的要求,设计了基于FPGA的数据传输接口。测试结果表明:该系统...为解决时间数字转换TDC模块数据传输中遇到的连续性和可靠性问题,以用户数据包协议(UDP)作为通信协议,采用Cyclone III FPGA为控制芯片,针对重离子治癌项目中对时间间隔测量的要求,设计了基于FPGA的数据传输接口。测试结果表明:该系统能稳定地与主机进行通信,可用于Inbeam PET影像装置中飞行时间的测量。展开更多
单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点...单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点。设计了一款64×64面阵型像素级高分辨低误码时间数字转换阵列电路(Time to Digital Converter,TDC),采用局部共享型高中低三段式异步周期TDC结构。低段位TDC全阵列共享,基于压控延迟链(Voltage Control Delay Line,VCDL)分相时钟实现亚纳秒计时;中高段位每个像素独享,中段位采用分频计数器降低时钟频率,降低阵列整体功耗,高段位采用线性反馈移位寄存器实扩展计时量程并实现计时、数据存储、输出一体化。采用延迟采样方案显著降低了因段间计数时钟不匹配导致的数据锁存误码问题。采用0.18μm CMOS工艺流片,实测250 MHz参考时钟频率下分辨率0.5 ns,积分非线性-0.4~0.6 LSB,微分非线性-0.4~0.4 LSB,TDC转换单调,有效量程位数13位,20 kHz帧频功耗380.5 mW。展开更多
时间数字转换系统用于功耗要求严格的超声波流量测控片上系统SOC(System On a Chip)。为此,提出了基于时间数字转换技术TDC(time-to-digital coversion)和时钟计数技术相结合的架构模式,并根据集成电路功耗来源与低功耗优化思路进行了...时间数字转换系统用于功耗要求严格的超声波流量测控片上系统SOC(System On a Chip)。为此,提出了基于时间数字转换技术TDC(time-to-digital coversion)和时钟计数技术相结合的架构模式,并根据集成电路功耗来源与低功耗优化思路进行了门控时钟、门级电路功耗优化、多阈值电压低功耗优化。优化结果表明:以多阈值电压优化架构来降低系统级功耗,其效果比门控时钟优化的效果更为明显,功耗较优化前降低约30%,能满足本系统较严格的低功耗的设计要求。展开更多
文摘为解决时间数字转换TDC模块数据传输中遇到的连续性和可靠性问题,以用户数据包协议(UDP)作为通信协议,采用Cyclone III FPGA为控制芯片,针对重离子治癌项目中对时间间隔测量的要求,设计了基于FPGA的数据传输接口。测试结果表明:该系统能稳定地与主机进行通信,可用于Inbeam PET影像装置中飞行时间的测量。
文摘单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点。设计了一款64×64面阵型像素级高分辨低误码时间数字转换阵列电路(Time to Digital Converter,TDC),采用局部共享型高中低三段式异步周期TDC结构。低段位TDC全阵列共享,基于压控延迟链(Voltage Control Delay Line,VCDL)分相时钟实现亚纳秒计时;中高段位每个像素独享,中段位采用分频计数器降低时钟频率,降低阵列整体功耗,高段位采用线性反馈移位寄存器实扩展计时量程并实现计时、数据存储、输出一体化。采用延迟采样方案显著降低了因段间计数时钟不匹配导致的数据锁存误码问题。采用0.18μm CMOS工艺流片,实测250 MHz参考时钟频率下分辨率0.5 ns,积分非线性-0.4~0.6 LSB,微分非线性-0.4~0.4 LSB,TDC转换单调,有效量程位数13位,20 kHz帧频功耗380.5 mW。
文摘时间数字转换系统用于功耗要求严格的超声波流量测控片上系统SOC(System On a Chip)。为此,提出了基于时间数字转换技术TDC(time-to-digital coversion)和时钟计数技术相结合的架构模式,并根据集成电路功耗来源与低功耗优化思路进行了门控时钟、门级电路功耗优化、多阈值电压低功耗优化。优化结果表明:以多阈值电压优化架构来降低系统级功耗,其效果比门控时钟优化的效果更为明显,功耗较优化前降低约30%,能满足本系统较严格的低功耗的设计要求。
