文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理...文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理的反馈式校准结构,该结构可实现过奈奎斯特频域的宽带宽单频输入信号的校准,且适用于任意通道数;建立了一个1 GS/s的12-bit TIADC模型以仿真验证,当输入信号归一化频率fin/fs=0.474时,校准后的有效位数(effective number of bits,ENOB)从4.64 bits提高到11.96 bits。该文对于此类反馈式全数字后台校准技术的实现具有借鉴意义。展开更多
文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提...文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提取。误差补偿模块采用一种改进的基于泰勒级数展开的误差校准方法,进一步减小硬件实现规模。误差提取与误差补偿模块组成闭环自适应结构,能够实时进行宽带宽输入的TIADC时间失配误差校准。利用一个4通道12位的TIADC进行验证,假设通道间存在3%T_(s)(T_(s)为采样时间)以内的时间失配误差,当输入归一化频率f_(in)/f_(s)(f_(in)为输入频率,f_(s)为采样频率)分别为0.406、0.813、1.321时,校准后系统的信噪比提高了43 dB以上,有效位数(effective number of bits,ENOB)提高到11.82 bit以上。仿真结果证明了该方案的有效性。展开更多
文摘文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理的反馈式校准结构,该结构可实现过奈奎斯特频域的宽带宽单频输入信号的校准,且适用于任意通道数;建立了一个1 GS/s的12-bit TIADC模型以仿真验证,当输入信号归一化频率fin/fs=0.474时,校准后的有效位数(effective number of bits,ENOB)从4.64 bits提高到11.96 bits。该文对于此类反馈式全数字后台校准技术的实现具有借鉴意义。
文摘文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提取。误差补偿模块采用一种改进的基于泰勒级数展开的误差校准方法,进一步减小硬件实现规模。误差提取与误差补偿模块组成闭环自适应结构,能够实时进行宽带宽输入的TIADC时间失配误差校准。利用一个4通道12位的TIADC进行验证,假设通道间存在3%T_(s)(T_(s)为采样时间)以内的时间失配误差,当输入归一化频率f_(in)/f_(s)(f_(in)为输入频率,f_(s)为采样频率)分别为0.406、0.813、1.321时,校准后系统的信噪比提高了43 dB以上,有效位数(effective number of bits,ENOB)提高到11.82 bit以上。仿真结果证明了该方案的有效性。
