-
题名时钟缓冲器附加抖动分析
- 1
-
-
作者
陈文涛
邵海洲
胡劲涵
-
机构
中国电子科技集团公司第五十八研究所
-
出处
《电子与封装》
2024年第1期30-34,共5页
-
文摘
附加抖动是时钟缓冲器的一项关键指标。从相位噪声的角度对附加抖动计算公式进行了理论推导,证明了附加抖动计算公式的正确性。通过对时钟缓冲器的实际测试,从实测角度对附加抖动计算公式的推导进行了验证。结合附加抖动计算公式,给出了时钟缓冲器附加抖动测试中的注意事项,以保证测试结果的准确性。
-
关键词
附加抖动
相位噪声
时钟缓冲器
-
Keywords
additive jitter
phase noise
clock buffers
-
分类号
TN806
[电子电信—信息与通信工程]
-
-
题名低功耗时钟树的结构分析和缓冲器优化
被引量：2
- 2
-
-
作者
戈喆
付娟
王沛东
任力争
王志鸿
王丽英
-
机构
恩智浦半导体
-
出处
《中国集成电路》
2018年第12期44-48,共5页
-
文摘
低功耗芯片设计的关键之一是低功耗时钟树设计。本文首先讲解了"时钟树消耗"概念作为评估低功耗时钟树水平的指标,然后提出了三种低功耗时钟树结构分析方法,分别是:基于子时钟树的"平衡缓冲器消耗"检查,时钟再汇聚路径检查和时钟单元连接检查。通过这些方法,可以找到时钟树中的低效结构,改进时钟树功耗。最后,文章介绍了一种时钟树的直接优化方法,通过查找和删除冗余时钟缓冲器,改善时钟树效率、降低时钟树消耗。
-
关键词
低功耗
时钟树
时钟树结构分析
时钟缓冲器优化
-
Keywords
low power
clock tree
clock structure investigation
clock buffer optimization
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名基于BUFGMUX与DCM的FPGA时钟电路设计
被引量：6
- 3
-
-
作者
宋威
方穗明
-
机构
北京工业大学电子信息与控制工程学院
-
出处
《现代电子技术》
2006年第2期141-143,共3页
-
文摘
与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。
-
关键词
现场可编程门阵列
时钟
全局时钟选择缓冲器
电路时序
-
Keywords
FPGA
clock
global clock MUX buffer
circuit timing
-
分类号
TP331
[自动化与计算机技术—计算机系统结构]
-
-
题名CDC7005：低相位噪声时钟合成器
- 4
-
-
-
出处
《世界电子元器件》
2003年第6期15-15,共1页
-
-
关键词
CDC7005
低相位噪声时钟合成器
德州仪器公司
时钟缓冲器
-
分类号
TN73
[电子电信—电路与系统]
-
