-
题名FPGA芯片内数字时钟管理器的设计与实现
被引量：3
- 1
-
-
作者
李文昌
李平
杨志明
李威
王鲁豫
-
机构
电子科技大学电子薄膜与集成器件国家重点实验室
成都华微电子科技有限公司
-
出处
《半导体技术》
CAS
CSCD
北大核心
2011年第11期848-852,共5页
-
文摘
在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。
-
关键词
FPGA芯片
数字时钟管理器
延迟锁相环
数字频率合成器
数字相移器
-
Keywords
FPGA chip
digital clock manager （DCM）
delay locked loop （DLL）
digitalfrequency synthesis （DFS）
digital phase shift （DPS）
-
分类号
TN79
[电子电信—电路与系统]
-
-
题名一种嵌入式时钟管理器的设计与实现
被引量：1
- 2
-
-
作者
张丽云
周洪利
-
机构
北京交通大学计算机与信息技术系
-
出处
《电子技术应用》
北大核心
2006年第8期52-54,共3页
-
文摘
设计并实现了一种基于8051系列单片机的嵌入式时钟管理器。该时钟管理器提供了友好、简洁的用户接口,可便捷地实现定时功能。
-
关键词
嵌入式
时钟管理器
C51语言
8051单片机
-
分类号
TP316.7
[自动化与计算机技术—计算机软件与理论]
-
-
题名低电压时钟管理器MC100EP809
- 3
-
-
-
出处
《国外电子元器件》
2002年第12期66-66,共1页
-
-
关键词
安森美半导体公司
时钟管理器
MC100EP809
LVTTL时钟
-
分类号
TP368.1
[自动化与计算机技术—计算机系统结构]
-
-
题名基于FPGA的低抖动时钟锁相环设计方法
被引量：2
- 4
-
-
作者
安书董
李明
王宛人
吴波
索晓杰
-
机构
航空工业西安航空计算技术研究所
-
出处
《航空计算技术》
2017年第6期109-111,共3页
-
基金
航空科学基金项目资助(20101931004)
-
文摘
锁相环作为FPGA内部重要的资源,已经广泛应用于各种系统中。首先介绍FPGA内部的时钟资源数字时钟管理器(DCM)和锁相环(PLL),随后采用FPGA逻辑调用PFGA内部PLL核,对锁相环的设计方法进行了探讨,最终通过示波器进行验证。同时,系统逻辑设计滤波,可以对输出时钟进行滤波,降低系统时钟抖动。系统具有一定的移植性,为系统调用PLL核提供一种方法。
-
关键词
锁相环
数字时钟管理器
FPGA
可移植性
-
Keywords
DCM
PLL
FPGA
portability
-
分类号
TN911.8
[电子电信—通信与信息系统]
TN702
[电子电信—电路与系统]
-
-
题名基于FPGA的时间间隔测量系统的设计
被引量：10
- 5
-
-
作者
瞿鑫
吴云峰
江桓
李华栋
郑天策
-
机构
电子科技大学能源科学与工程学院
-
出处
《电子器件》
CAS
北大核心
2013年第6期825-827,共3页
-
基金
中国工程物理研究院流体物理研究所资助项目
-
文摘
为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环(PLL)电路得到高频时钟,时钟管理器(DCM)实现高速时钟移相,产生的内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的粗和细数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中。
-
关键词
时间间隔测量
FPGA
时钟管理器
内插时钟
-
Keywords
time interval measurement
FPGA
digital clock manager
interpolation of clock
-
分类号
TN702
[电子电信—电路与系统]
-
-
题名基于FPGA的低功耗高精度DPWM设计
- 6
-
-
作者
唐宁
李荣毅
罗磊
-
机构
桂林电子科技大学信息与通信学院
-
出处
《电视技术》
北大核心
2012年第13期28-30,99,共4页
-
文摘
提出了一种基于FPGA实现低功耗、高分辨力数字脉冲调制(DPWM)的设计方案。该方案在获得高分辨力DPWM的同时降低了对系统时钟频率的要求。该方法充分利用了数字时钟管理器(DCM)的倍频及移相功能,而且使DCM模块只在开关周期的1/16工作从而减少系统的功耗。在系统时钟频率为16 MHz,开关频率为1 MHz,实现了11位分辨力的DPWM并通过了FPGA对其的仿真及验证。
-
关键词
分辨力
功耗
数字时钟管理器
数字脉宽调制
-
Keywords
resolution
power consumption
DCM
DPWM
-
分类号
TN787
[电子电信—电路与系统]
-
-
题名基于DCM的脉宽测量系统在FPGA中的实现
被引量：3
- 7
-
-
作者
郑卉卉
-
机构
中国船舶重工集团公司第七二三研究所
-
出处
《舰船电子对抗》
2019年第2期64-67,共4页
-
文摘
介绍了数字时钟管理器(DCM)的脉宽测量系统在现场可编程门阵列(FPGA)中的实现,运用Xilinx公司Virtex-Ⅱ系列FPGA芯片内部DCM的倍频功能,对输入时钟进行倍频,提高计数时钟的频率,并在开发板上通过在线仿真验证了脉宽测量精度的提高。
-
关键词
脉宽测量
数字时钟管理器
倍频
-
Keywords
pulse width measurement
digital clock manager
double frequency
-
分类号
TM935..4
[电气工程—电力电子与电力传动]
TP385
[自动化与计算机技术—计算机系统结构]
-
-
题名基于FPGA的多路高速数据传输同步时延测量系统
被引量：3
- 8
-
-
作者
逄锦昊
苏涛
杨涛
熊梓成
-
机构
西安电子科技大学雷达信号处理国家重点实验室
-
出处
《电子器件》
CAS
北大核心
2015年第2期447-451,共5页
-
基金
国家自然科学基金项目(61271291)
新世纪优秀人才支持计划项目(NCET-09-0630)
-
文摘
为了测量多路高速数据传输的同步时延,设计了一种同步时延测量系统,采用FPGA的输入输出延迟单元(IODELAYE)和混合模式时钟管理器(MMCM)移动采样点位置,得到不同采样点位置的采样数据,通过计算机分析采样数据,找到传输不稳定的采样点位置,并计算出同步时延。IODELAYE保证了系统的高精度,通过与MMCM的结合,使系统具有宽量程的特点。测试结果表明,该系统性能稳定,测量误差小于0.2 ns,适用于多路高速数据传输场合。
-
关键词
高速数据传输
同步时延
现场可编程门阵列
输入输出延迟单元
混合模式时钟管理器
-
Keywords
high speed data transmission
synchronization delay
FPGA
IODELAYE
MMCM
-
分类号
TN919.3
[电子电信—通信与信息系统]
-
-
题名时序信号设计的一种新方法
被引量：1
- 9
-
-
作者
王衍
李涛
-
机构
北京空间机电研究所
-
出处
《航天返回与遥感》
2007年第2期39-48,共10页
-
文摘
文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。
-
关键词
数字时钟管理器
高速时序
模块化设计
增量式设计
-
Keywords
Digital Clock Manager High speed timing Modular design Incremental design
-
分类号
TP33
[自动化与计算机技术—计算机系统结构]
-
-
题名基于FPGA的高分辨率数字时间转换器
- 10
-
-
作者
王伟
张瑞峰
-
机构
天津大学微电子学院
-
出处
《强激光与粒子束》
CAS
CSCD
北大核心
2023年第3期155-163,共9页
-
文摘
针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检测使时钟信号提前满足相位关系,以实现同时触发多个不同宽度脉冲信号的目的。详细阐述了DTC的实现原理和电路设计模块,并对其进行了仿真和现场可编程门阵列(FPGA)实现,同时对实现结果进行测试、分析和讨论。在Xilinx ARTIX-7 FPGA开发板上实现了第一个脉冲信号的分辨率为0.85 ps,微分非线性(DNL)和积分非线性(INL)分别为-1.255~1.166 LSB和-7.33~7.05 LSB。第二个脉冲信号分辨率为17.1131 ps,DNL和INL分别为-0.0987~0.105 LSB和-0.717~0.735 LSB,且在0~80℃的环境温度中依旧可以保证DTC的性能。结果表明此DTC具有实现简单、成本低,性能高效等优点。
-
关键词
数字时间转换器
游标法
预相移
模式时钟管理器
同步触发
-
Keywords
digital-to-time converter
vernier method
pre-phase shift
MMCM
synchronous trigger
-
分类号
TN492
[电子电信—微电子学与固体电子学]
-
-
题名数字与逻辑器件
- 11
-
-
-
出处
《世界电子元器件》
2003年第10期15-16,共2页
-
-
关键词
OTP数字电位计
时钟模块
PC时钟管理器
差分驱动器/接收器
CMOS逻辑电路
智能总线设计
-
分类号
TN7
[电子电信—电路与系统]
TP336
[自动化与计算机技术—计算机系统结构]
-
