期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于GTL技术的高速背板总线设计
被引量：
1
1
作者
安琪
张庆民
+2 位作者
刘树彬
陈家琴
王砚方
《核电子学与探测技术》
CAS
CSCD
北大核心
2001年第1期1-4,8,共5页
介绍了一个高速背板总线的设计尝试。采用新型的 GTL总线收发器、时钟相位调节和组合式匹配等技术措施 ,解决了总线设计的驱动、时序和信号完整性问题。实现了 10 0 Mbd/
关键词
背板总线
GTL总线收发器
组合式匹配
时钟相位调整
设计
在线阅读
下载PDF
职称材料
扫描位移过程中低功耗测试的设计与实现
2
作者
李尤鹏
纪元法
+1 位作者
肖有军
雷鹏
《半导体技术》
CAS
北大核心
2023年第11期1012-1019,共8页
针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗。利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端...
针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗。利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端的扇出数量来决定阻隔逻辑电路插入点,从而降低平均功耗。将该方案应用于实际项目中,从面积、覆盖率、功耗角度分析了时钟相位调整技术和逻辑阻隔技术的特点。结果表明,在面积和覆盖率影响较小的情况下,采用两种技术组合后扫描位移的峰值功耗降低了73.24%,平均功耗降低了6.78%。该方案具有良好的实用性,可为大规模集成电路低功耗可测性设计提供参考。
展开更多
关键词
扫描测试
低功耗测试
位移功耗
时钟相位调整
阻隔逻辑电路
在线阅读
下载PDF
职称材料
题名
基于GTL技术的高速背板总线设计
被引量：
1
1
作者
安琪
张庆民
刘树彬
陈家琴
王砚方
机构
中国科学技术大学近代物理系快电子学实验室
出处
《核电子学与探测技术》
CAS
CSCD
北大核心
2001年第1期1-4,8,共5页
文摘
介绍了一个高速背板总线的设计尝试。采用新型的 GTL总线收发器、时钟相位调节和组合式匹配等技术措施 ,解决了总线设计的驱动、时序和信号完整性问题。实现了 10 0 Mbd/
关键词
背板总线
GTL总线收发器
组合式匹配
时钟相位调整
设计
Keywords
backplane bus
GTL bus transceiver
combined match
phase adjustment of clock
分类号
TP336 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
扫描位移过程中低功耗测试的设计与实现
2
作者
李尤鹏
纪元法
肖有军
雷鹏
机构
桂林电子科技大学信息与通信学院
桂林电子科技大学广西精密导航技术与应用重点实验室
卫星导航定位与位置服务国家地方联合工程研究中心
创意电子(南京)有限公司
出处
《半导体技术》
CAS
北大核心
2023年第11期1012-1019,共8页
基金
国家自然科学基金资助项目(62061010,62161007)
广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061)
+4 种基金
广西八桂学者项目
广西高校中青年教师科研基础能力提升项目(2022KY0181)
桂林市科技项目(20210222-1)
桂林电子科技大学研究生创新项目
“认知无线电与信息处理”教育部重点实验室2022年主任基金资助项目。
文摘
针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗。利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端的扇出数量来决定阻隔逻辑电路插入点,从而降低平均功耗。将该方案应用于实际项目中,从面积、覆盖率、功耗角度分析了时钟相位调整技术和逻辑阻隔技术的特点。结果表明,在面积和覆盖率影响较小的情况下,采用两种技术组合后扫描位移的峰值功耗降低了73.24%,平均功耗降低了6.78%。该方案具有良好的实用性,可为大规模集成电路低功耗可测性设计提供参考。
关键词
扫描测试
低功耗测试
位移功耗
时钟相位调整
阻隔逻辑电路
Keywords
scan test
low power consumption test
shift power consumption
clock delay adjacent
isolation logiccircuit
分类号
TN791 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于GTL技术的高速背板总线设计
安琪
张庆民
刘树彬
陈家琴
王砚方
《核电子学与探测技术》
CAS
CSCD
北大核心
2001
1
在线阅读
下载PDF
职称材料
2
扫描位移过程中低功耗测试的设计与实现
李尤鹏
纪元法
肖有军
雷鹏
《半导体技术》
CAS
北大核心
2023
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
