期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于28 nm工艺数字芯片的时钟树设计 被引量:5
1
作者 陈力颖 汤勇 吕英杰 《天津工业大学学报》 CAS 北大核心 2019年第1期76-82,共7页
针对纳米级设计中时钟偏移大、时序不容易收敛等问题,提出了一种有效的时钟树综合(CTS)优化方案。以28 nm工艺的数字芯片为例,根据其时钟结构特点,将CTS过程分成两步完成。利用这种方法,采用Cadence公司的APR工具Encounter对数字模块进... 针对纳米级设计中时钟偏移大、时序不容易收敛等问题,提出了一种有效的时钟树综合(CTS)优化方案。以28 nm工艺的数字芯片为例,根据其时钟结构特点,将CTS过程分成两步完成。利用这种方法,采用Cadence公司的APR工具Encounter对数字模块进行时钟网络的设计;对分步CTS和传统CTS两种方法进行比较。结果表明:使用分步CTS的时钟偏移减小了52%,提高了时钟网络的性能,从而时序得到了很大的改善,芯片泄漏功耗也降低了45%。 展开更多
关键词 数字芯片 时钟树设计 数字集成电路 物理设计 时钟综合 时钟偏移 插入延迟
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部