期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
QFN器件侧面预上锡焊端分层失效分析研究
1
作者 黄益军 陈海峰 +4 位作者 魏斌 周亚丽 李靖 柯望 马诗行 《电子产品可靠性与环境试验》 2025年第1期23-27,共5页
针对采用手工电烙铁给塑封方形扁平无引脚封装(QFN)器件侧面裸铜焊端预上锡后出现的分层缺陷进行了分析和研究。运用正交试验设计法,设计了9种不同的组合进行预上锡试验,并对试验结果进行了极差分析。研究结果表明电烙铁预上锡温度对QF... 针对采用手工电烙铁给塑封方形扁平无引脚封装(QFN)器件侧面裸铜焊端预上锡后出现的分层缺陷进行了分析和研究。运用正交试验设计法,设计了9种不同的组合进行预上锡试验,并对试验结果进行了极差分析。研究结果表明电烙铁预上锡温度对QFN器件分层问题有显著的影响。同时,从封装工艺和预上锡工艺等方面各提出了一种解决方案,可以有效地规避分层问题。 展开更多
关键词 方形扁平无引脚封装 侧面爬锡 预上锡工艺 焊端分层 热应力 热膨胀系数不匹配
在线阅读 下载PDF
QFN器件焊接质量及可靠性改善方法的研究 被引量:8
2
作者 郑佳华 梅聪 +4 位作者 张龙 唐文亮 王旭 刘路 张俭 《电子产品可靠性与环境试验》 2018年第6期28-35,共8页
在QFN器件组装后的可靠性试验或者在其使用过程中,焊点内部蠕变和应力释放会使得晶粒逐渐地粗化而出现微裂纹,这是导致焊点可靠性风险的主要原因之一。从改善散热焊盘空洞率及控制焊点高度的角度出发,提出了一种采用绿油阻焊分割设计散... 在QFN器件组装后的可靠性试验或者在其使用过程中,焊点内部蠕变和应力释放会使得晶粒逐渐地粗化而出现微裂纹,这是导致焊点可靠性风险的主要原因之一。从改善散热焊盘空洞率及控制焊点高度的角度出发,提出了一种采用绿油阻焊分割设计散热焊盘的新方法,以期在改善QFN器件焊接质量的基础上提升焊接可靠性。首先,采用ANSYS仿真对QFN进行了散热分析并评估了这种分割设计对焊点的可靠性的影响,结果表明,应力应变的最大值位于边角焊点的焊接界面,而且焊点的高度越高其可靠性就越好;其次,利用模型进一步计算发现,在焊点高度一致的情况下,采用新的分割设计方式对芯片的散热和焊点的可靠性没有影响;然后,通过SMT装联工艺后,对比PCB散热焊盘分割设计和传统设计对应的焊接质量发现,分割设计可以有效地降低散热焊盘的空洞率和控制焊点的高度;最后,基于QFN焊点的可靠性失效机理对其可靠性进行了讨论分析并对其寿命进行了预测。 展开更多
关键词 方形扁平无引脚封装器件 ANSYS 有限元分析 焊点高度 散热焊盘 空洞率 寿命预计
在线阅读 下载PDF
基于QFN封装的X波段GaAs T/R套片设计 被引量:2
3
作者 谢媛媛 贾玉伟 +3 位作者 方家兴 曾志 周鑫 赵子润 《舰船电子对抗》 2017年第2期99-105,共7页
基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片。利用QFN技术将这套芯片封装在一起,组成2GHz带宽的QFN封装收/发(T/R)组... 基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片。利用QFN技术将这套芯片封装在一起,组成2GHz带宽的QFN封装收/发(T/R)组件,输出功率大于1 W,封装尺寸为9mm×9mm×1mm。通过提高GaAs MMIC的集成度、放大器单边加电、内部端口匹配,创新性地实现了微波T/R组件的小型化。这几款芯片中最复杂的X波段幅相控制多功能芯片集成了T/R开关、六位数字移相器、五位数字衰减器、增益放大器及串转并驱动器。在工作频段内,收发状态下,增益大于5dB,1dB压缩输出功率(P-1)大于7dBm,移相均方根(RMS)误差小于2.5°,衰减均方根误差小于0.3dB,回波损耗小于-12dB,裸片尺寸为4.5mm×3.0mm×0.07mm。 展开更多
关键词 陶瓷方形扁平无引脚封装 T/R X波段 GAAS微波单片集成电路 多功能芯片
在线阅读 下载PDF
细微间距器件焊点形态成形建模与预测 被引量:2
4
作者 黄春跃 周德俭 《电子工艺技术》 2000年第4期139-143,共5页
基于最小能量原理和焊点形态理论 ,以方形扁平封装器件 (QFP)焊点为例建立了细微间距 (FPT)器件焊点形态成形模型 ,运用有限元方法预测了QFP焊点形态 ,并运用该模型和有限元方法对QFP器件焊点三维形态问题进行了分析。
关键词 焊点形态 方形扁平封装器件 集成电路
在线阅读 下载PDF
芯片封装技术的发展趋势 被引量:4
5
作者 鲜飞 《印制电路信息》 2006年第2期67-70,共4页
介绍了几种新型芯片封装技术的特点,并对未来的发展趋势及方向进行了初步分析。从中可以看出IC芯片与微电子封装技术相互促进、协调发展密不可分的关系。
关键词 封装 方形扁平封装 球栅阵列 芯片级封装 方形扁平无引脚封装 多芯片组件
在线阅读 下载PDF
QFN封装元件组装工艺技术的研究 被引量:4
6
作者 鲜飞 《电子与封装》 2005年第12期15-19,共5页
QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、 以塑料作为密封材料的新兴表面贴装芯片封装技术。由于底部中央大暴露焊盘被焊接到PCB的散热焊 盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,... QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、 以塑料作为密封材料的新兴表面贴装芯片封装技术。由于底部中央大暴露焊盘被焊接到PCB的散热焊 盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。文章 介绍了QFN的特点、分类、工艺要点和返修。 展开更多
关键词 方形扁平无引脚封装 印刷线路板 焊盘 网板
在线阅读 下载PDF
QFN封装元件组装工艺技术的研究 被引量:1
7
作者 鲜飞 《印制电路信息》 2005年第11期64-67,共4页
介绍了方形扁平无引脚封装(QuadFaltNo-leadPackage,QFN)的特点、分类、工艺要点和返修。
关键词 方形扁平无引脚封装 印制线路板 焊盘 网板 QFN封装 工艺技术 组装 元件 引脚封装 工艺要点 返修
在线阅读 下载PDF
基于LTCC基板QFN封装高速链路仿真及性能测试 被引量:3
8
作者 王栋 郑琦 +1 位作者 汤荣耀 曹权 《电子与封装》 2020年第11期14-18,共5页
针对带有QFN(方形扁平无引脚封装)封装结构和腔槽的LTCC(低温共烧陶瓷)封装基板难以测试的问题,借鉴2X Thru原理,提出一种采用辅助测试板并进行去嵌入,从而获得LTCC封装基板性能的方法。通过对QFN与测试板互连结构的仿真优化,获得了较... 针对带有QFN(方形扁平无引脚封装)封装结构和腔槽的LTCC(低温共烧陶瓷)封装基板难以测试的问题,借鉴2X Thru原理,提出一种采用辅助测试板并进行去嵌入,从而获得LTCC封装基板性能的方法。通过对QFN与测试板互连结构的仿真优化,获得了较理想的阻抗匹配结构。在此基础上,对包含2个测试转接板、互连金丝、LTCC基板垂直通孔和QFN结构输出端,传输DC-40 GHz的差分信号的整个链路进行了联合仿真分析。最后,通过实物测试,对辅助测试板去嵌入后其性能基本与仿真结果一致,证明该方法能够解决此种结构的LTCC封装基板的测试问题。同时,获得整个链路的信号传输性能为插入损耗值≤2.7 dB,回波损耗≤-10 dB,满足产品对高速带宽的使用要求。 展开更多
关键词 低温共烧陶瓷 方形扁平无引脚封装 高速链路 阻抗匹配
在线阅读 下载PDF
QFP结构在温度循环下的有限元分析 被引量:2
9
作者 洪家娣 张元才 《华东交通大学学报》 2008年第1期136-140,共5页
如果QFP电子封装器件发生较大塑性变形,将影响其正常使用.利用有限元分析技术来讨论温度循环载荷作用下影响QFP焊点塑性变形的因素,为控制其变形幅度提供依据.
关键词 方形扁平封装器件 电子封状 有限元法 温度循环 塑性应变
在线阅读 下载PDF
2-6 GHz小型化、高效率GaN功率放大器 被引量:2
10
作者 刘健 张长城 +3 位作者 崔朝探 李天赐 杜鹏搏 曲韩宾 《电子与封装》 2023年第9期50-54,共5页
基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素... 基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素,分别采用热仿真分析及红外热成像测试方法,得到功率放大器芯片的最高温度为198.61℃,能满足散热需求。功率放大器尺寸为7.0mm×7.0mm×1.2mm,在连续波测试条件下,漏极电压为28V,工作频带为2~6GHz,饱和输出功率大于40.5dBm,功率增益大于23dB,功率附加效率大于35%,测试结果均满足实际需求。 展开更多
关键词 GaN功率放大器 陶瓷方形扁平无引脚管壳封装 小型化 高效率 热仿真分析
在线阅读 下载PDF
具有高电流密度的小电流沟槽肖特基势垒二极管 被引量:2
11
作者 庄翔 张超 《半导体技术》 CAS 北大核心 2022年第3期199-204,共6页
研制了一种DFN1006-2L封装的小电流沟槽肖特基势垒二极管,其具有高电流密度、超低正向压降和低漏电特性。与常规平行条状结构排布的沟槽肖特基势垒二极管不同,该器件采用圆形网状结构排布设计,增加了器件中肖特基区域面积,提高了电流密... 研制了一种DFN1006-2L封装的小电流沟槽肖特基势垒二极管,其具有高电流密度、超低正向压降和低漏电特性。与常规平行条状结构排布的沟槽肖特基势垒二极管不同,该器件采用圆形网状结构排布设计,增加了器件中肖特基区域面积,提高了电流密度、降低了正向压降。该器件基于6英寸(1英寸=2.54 cm)CMOS工艺平台制备。与采用SOD-323封装的1 A、40 V平面小电流肖特基势垒二极管B5819WS相比,通过对沟槽结构关键尺寸和工艺条件的设计和优化,封装尺寸缩小88%,电流密度555 A/cm^(2)下正向压降典型值为0.519 V,反向电流100μA下反向击穿电压为48.98 V,反向电压40 V下反向漏电流为3.02μA。该器件具有更高的电流密度,可满足印制电路板(PCB)小型化需求。 展开更多
关键词 沟槽肖特基势垒二极管 正向压降 反向电流 电流密度 方形扁平无引脚(DFN)封装
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部