可重构铁电数据选择器设计及在映射中的应用

1

作者 吴乾火 王伦耀 +2 位作者 查晓婧 储著飞 夏银水 《电子与信息学报》 北大核心 2025年第9期3321-3332,共12页

目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电... 目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电路具有结构共享和数据输入端可扩展的特点。(2)提出适合该Fe FET-MUX映射的逻辑函数分割方法,通过将待实现的逻辑函数表示成二元决策图(BDD),然后将BDD分割成适合FeFETMUX映射的子BDD集合,最后完成逻辑函数用FeFET-MUX的映射。该文所提FeFET-MUX电路的逻辑功能用已有的FeFET模型进行仿真验证,用于映射的BDD分割算法用C++实现。实验结果表明,相比于传统的非结构共享二选一FeFET-MUX电路的映射结果,采用所提结构共享FeFET-MUX电路结合BDD分割算法,FeFET的使用数量平均可以减少79.9%。 展开更多

关键词 逻辑电路映射 存算一体 铁电晶体管电路 数据选择器 二元决策图分割

在线阅读 下载PDF 职称材料

利用译码与数据选择器实现组合逻辑函数法 被引量：5

2

作者 包瑞刚 侯淑英 《辽宁工程技术大学学报（自然科学版）》 CAS 北大核心 2006年第B06期209-210,共2页

针对单一逻辑部件难以实现更多变量的逻辑函数问题,提出了一种译码器与数据选择器结合的组合逻辑函数实现方法,给出了组合逻辑函数实现的卡诺图和逻辑电路图,导出n位译码器与m位数据选择器结合实现变量个数为n+m的任意组合逻辑函数的结... 针对单一逻辑部件难以实现更多变量的逻辑函数问题,提出了一种译码器与数据选择器结合的组合逻辑函数实现方法,给出了组合逻辑函数实现的卡诺图和逻辑电路图,导出n位译码器与m位数据选择器结合实现变量个数为n+m的任意组合逻辑函数的结果,得出利用中规模集成电路数据选择器与译码器组合实现逻辑设计是一种行之有效的方法。 展开更多

关键词 译码器 数据选择器 组合逻辑函数

在线阅读 下载PDF 职称材料

数据选择器在数字电路中的应用 被引量：6

3

作者 张凤蕊 朱清慧 《现代电子技术》 2006年第8期15-16,21,共3页

数据选择器作为数字电路中的组合逻辑主要集成元件之一,除了具有传统的数据传输和分配功能之外,还可用作逻辑函数发生器。以中规模集成数据选择器74LS157和74HC151为例,通过3个实例详细介绍以上2种功能,更好地理解和扩展集成器件的性能... 数据选择器作为数字电路中的组合逻辑主要集成元件之一,除了具有传统的数据传输和分配功能之外,还可用作逻辑函数发生器。以中规模集成数据选择器74LS157和74HC151为例,通过3个实例详细介绍以上2种功能,更好地理解和扩展集成器件的性能和用途,达到举一反三、灵活运用的目的。同时,使用数据选择器和译码器在实现组合逻辑函数功能方面也越来越受到重视。 展开更多

关键词 中规模集成电路 数据选择器 逻辑函数发生器 译码器 数字电路

在线阅读 下载PDF 职称材料

运用数据选择器实现组合逻辑电路设计方法 被引量：7

4

作者 邢南亮 《现代电子技术》 2007年第10期182-184,共3页

组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线... 组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高。因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平。 展开更多

关键词 数据选择器 组合逻辑电路 设计方法 门电路

在线阅读 下载PDF 职称材料

用Multisim仿真分析数据选择器的工作过程 被引量：4

5

作者 马敬敏 《现代电子技术》 2010年第19期186-187,190,共3页

介绍用Multisim仿真软件分析数据选择器工作过程的方法,即用Multisim仿真软件中的字组产生器产生数据选择器的各个数据输入信号,字组产生器的字组内容反映数据选择器不同数据输入端的输入情况,用Multisim中逻辑分析仪多踪同步显示数据... 介绍用Multisim仿真软件分析数据选择器工作过程的方法,即用Multisim仿真软件中的字组产生器产生数据选择器的各个数据输入信号,字组产生器的字组内容反映数据选择器不同数据输入端的输入情况,用Multisim中逻辑分析仪多踪同步显示数据选择器的各个数据输入信号及输出信号波形,可直观描述数据选择器的数据选择的工作过程。所述方法的创新点是解决了数据选择器的工作波形无法用电子实验仪器进行分析验证的问题。 展开更多

关键词 数据选择器 MULTISIM 字组产生器 逻辑分析仪

在线阅读 下载PDF 职称材料

基于数据选择器和D触发器的多输入时序电路设计 被引量：2

6

作者 任骏原 《现代电子技术》 2010年第12期10-12,共3页

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,... 为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。 展开更多

关键词 D触发器 数据选择器 时序网络 多输入时序逻辑电路

在线阅读 下载PDF 职称材料

数据选择器型通用逻辑组件的逻辑综合

7

作者 吴浩敏 陈偕雄 《浙江大学学报（理学版）》 CAS 1988年第4期401-409,共9页

本文提出了一种使用数据选择器进行逻辑设计的算法,本算法从数据选择器树的首级开始,挑选恰当的数据选择变量,使树型结构得以简化,减少组件总数。

关键词 逻辑设计 数据选择器 通用逻辑门 组合电路逻辑综合

在线阅读 下载PDF 职称材料

用数据选择器进行逻辑设计地址变量的优化

8

作者 吴润秦 《西安建筑科技大学学报（自然科学版）》 CSCD 1995年第4期418-421,共4页

用数据选择器（ＭＵＸ）可进行任意组合逻辑的设计。本文研究了地址变量的优化问题，给出了用原函数真值表的变换寻找最佳地址变量组合的方法。

关键词 数据选择器 逻辑设计 地址变量 优化

在线阅读 下载PDF 职称材料

基于改进DA算法的高效FIR滤波器设计 被引量：7

9

作者 李建军 沈三民 +1 位作者 刘勇良 刘文倩 《仪表技术与传感器》 CSCD 北大核心 2018年第5期39-42,69,共5页

针对当前分布式算法(DA)实现高阶FIR滤波器,存在硬件资源占用多和功耗高的缺点,提出一种低功耗、低面积的改进算法。在无查找表结构的基础上,将采样数据最高位从移位寄存器首先输出,部分和累加由传统的右移变为左移。其次,在数据选择器... 针对当前分布式算法(DA)实现高阶FIR滤波器,存在硬件资源占用多和功耗高的缺点,提出一种低功耗、低面积的改进算法。在无查找表结构的基础上,将采样数据最高位从移位寄存器首先输出,部分和累加由传统的右移变为左移。其次,在数据选择器的输入端添加三态缓存器,减少了加法器的翻转次数。为验证改进算法的高效性,设计不同阶长的FIR滤波器,在ISE平台对硬件代码进行综合仿真。结果表明,改进DA算法相比传统DA算法,逻辑单元和存储器占用分别减少38.44%、83.72%,功耗降低26.12%。 展开更多

关键词 分布式算法 FIR滤波器 查找表 数据选择器 三态缓存器

在线阅读 下载PDF 职称材料

二叉决策图映射电路的面积和延时优化 被引量：1

10

作者 张会红 陈治文 汪鹏君 《电子与信息学报》 EI CSCD 北大核心 2019年第3期725-731,共7页

二叉决策图(BDD)是一种数据结构,广泛应用于数字电路的逻辑综合、测试和验证等领域。将BDD每个结点映射成2选1数据选择器(MUX)可得到BDD映射电路。该文提出一种BDD映射电路的面积和延时优化方法。首先把待优化电路转换成BDD形式,然后逐... 二叉决策图(BDD)是一种数据结构,广泛应用于数字电路的逻辑综合、测试和验证等领域。将BDD每个结点映射成2选1数据选择器(MUX)可得到BDD映射电路。该文提出一种BDD映射电路的面积和延时优化方法。首先把待优化电路转换成BDD形式,然后逐一搜索BDD中存在的菱形结构,进而通过路径优化实现结点的删减和控制变量的更改,并将所得结果BDD映射成MUX电路,最后用多个MCNC基准电路进行测试,将该文方法与经典综合工具BDS, SIS等方法相比较,BDD总结点数比BDS减少了55.8%,映射电路的面积和延时比SIS分别减小了39.3%和44.4%。 展开更多

关键词 电路优化 二叉决策图 数据选择器 延时优化

在线阅读 下载PDF 职称材料

电子技术基础(一)复习练习题

11

作者 沈雅芬 《现代远程教育研究》 1996年第11期54-56,共3页

关键词 电子技术基础 练习题 乘法电路 触发器 译码器 复习 逻辑表达式 填空题 输入端 数据选择器

在线阅读 下载PDF 职称材料

电子技术自我检测

12

作者 李西平 《现代远程教育研究》 2000年第2期8-14,共7页

电子技术是一门应用性较强的课程。主要研究电子元器件以及由它们组成的各种电路的原理及特性,要求学生有较强的逻辑分析能力。在复习时,应注意各章节的知识点以及课程内容的连贯性。本文中的自我检测题的选取遵循以下原则:(1)内容与教... 电子技术是一门应用性较强的课程。主要研究电子元器件以及由它们组成的各种电路的原理及特性,要求学生有较强的逻辑分析能力。在复习时,应注意各章节的知识点以及课程内容的连贯性。本文中的自我检测题的选取遵循以下原则:(1)内容与教学要求吻合。(2)不偏、不繁、难易适中。(3)各章节比重符合教学时数。(4)题目形式规范化。 展开更多

关键词 电子技术 逻辑表达式 自我检测 电路图 数据选择器 逻辑分析能力 放大电路 电子元器件 课程内容 题目形式

在线阅读 下载PDF 职称材料

一种CMOS双沿触发器的设计 被引量：2

13

作者 郭中和 杨银堂 姬慧莲 《半导体技术》 CAS CSCD 北大核心 2003年第4期65-67,75,共4页

基于CMOS传输门,分析了单、双沿触发器的逻辑结构,分析了一种晶体管数较少的CMOS双沿触发器,并用PSPICE程序进行了模拟,结果表明这种双沿触发器具有完整的逻辑功能,且具有结构简单、延迟时间短和数据处理能力高的优点,另外,与传统的单... 基于CMOS传输门,分析了单、双沿触发器的逻辑结构,分析了一种晶体管数较少的CMOS双沿触发器,并用PSPICE程序进行了模拟,结果表明这种双沿触发器具有完整的逻辑功能,且具有结构简单、延迟时间短和数据处理能力高的优点,另外,与传统的单沿触发器相比,其功耗大约减少了61%。 展开更多

关键词 数据选择器 传输门 CMOS 双沿触发器

在线阅读 下载PDF 职称材料

加速硬件木马检测方法研究 被引量：3

14

作者 徐力 吴新春 +1 位作者 周彬 叶文霞 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2017年第11期137-142,共6页

为有效检测出芯片在设计和外包制造过程中是否被插入硬件木马电路,提出一种在芯片设计阶段插入二选一数据选择器(MUX)来提高电路节点转移概率的方法.即在电路中转移概率低于转移概率阈值的候选节点的主要输入端插入MUX来提高相关节点的... 为有效检测出芯片在设计和外包制造过程中是否被插入硬件木马电路,提出一种在芯片设计阶段插入二选一数据选择器(MUX)来提高电路节点转移概率的方法.即在电路中转移概率低于转移概率阈值的候选节点的主要输入端插入MUX来提高相关节点的转移概率,从而实现加速电路中硬件木马的检测.通过对扇出锥和电路逻辑拓扑结构的分析,选择对整个电路转移概率影响最大的节点作为候选节点,实现对MUX插入算法的优化,从而减少MUX的插入数量.同时增加关键路径延时限制,避免电路关键路径延迟超过预先设定的阈值.将预先设计的硬件木马电路的输入端插入在电路中转移概率较小的节点,并向电路输入端输入激励信号,分析计算在MUX插入前后电路转移概率变化以及硬件木马电路的激活概率.ISCAS'89基准电路的实验结果表明:在插入MUX之后,电路整体转移概率显著提高,电路中转移概率小于转移概率阈值的节点数明显降低;被插入在电路中的硬件木马被激活的概率显著提高;电路关键路径延时增加百分比控制在预先设定的比例因子之内. 展开更多

关键词 二选一数据选择器 硬件木马 转移概率 路径延时

在线阅读 下载PDF 职称材料