期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
数字集成电路设计中的硬件加速验证技术
1
作者
胡力佳
马琪
徐向阳
《现代电子技术》
2007年第11期145-147,共3页
在芯片规模指数式上升和要求面市时间快速缩短的双重压力下,验证已成为数字集成电路设计的瓶颈。利用硬件加速验证技术能很好地解决这一问题。该文论述了硬件加速验证系统的工作原理和组成结构,通过与传统HDL仿真器的比较证明了其优势,...
在芯片规模指数式上升和要求面市时间快速缩短的双重压力下,验证已成为数字集成电路设计的瓶颈。利用硬件加速验证技术能很好地解决这一问题。该文论述了硬件加速验证系统的工作原理和组成结构,通过与传统HDL仿真器的比较证明了其优势,并以Aldec公司硬件加速验证工具HES为例说明了硬件加速验证的验证流程。
展开更多
关键词
验证
硬件加速验证技术
仿真器
数字集成电路设计
在线阅读
下载PDF
职称材料
基于EDA平台的数字集成电路快速成型系统的设计
被引量：
8
2
作者
陈玉洁
张春
《实验技术与管理》
CAS
北大核心
2012年第9期101-102,107,共3页
基于EDA平台开发的数字集成电路快速成型系统,能够根据用户提交的设计源文件,实现数字集成电路的自动综合设计,快速得到不同工艺下芯片的实现结果,为用户的项目评估提供参考。介绍了数字集成电路快速成型系统的设计和实现。
关键词
数字集成电路设计
EDA
DC综合
在线阅读
下载PDF
职称材料
一种面向PUF的模糊提取器设计与实现
被引量：
1
3
作者
宋敏特
侯凯
+2 位作者
茹占强
王争光
宋贺伦
《中国科学院大学学报（中英文）》
CSCD
北大核心
2024年第1期127-135,共9页
基于SRAM等方案实现的物理不可克隆函数(PUF)易于受电压变化、热噪声等环境因素影响,存在可复现性较差的内在缺点,因此极大限制了其在密码和通信等领域的应用。借助BCH码的精确纠错译码特性,设计了一种具有大纠错容量的模糊提取器,用于...
基于SRAM等方案实现的物理不可克隆函数(PUF)易于受电压变化、热噪声等环境因素影响,存在可复现性较差的内在缺点,因此极大限制了其在密码和通信等领域的应用。借助BCH码的精确纠错译码特性,设计了一种具有大纠错容量的模糊提取器,用于实现SRAM原始数据的重建。搭载本设计的SRAM PUF芯片在华虹宏力0.11μm CMOS平台制造,模糊提取器部分消耗面积为306267μm 2,搭载的本源BCH码具有127 bit的码长和27 bit的纠错能力,满足PUF的实际应用需求。
展开更多
关键词
物理不可克隆函数
BCH码
模糊提取器
数字集成电路设计
在线阅读
下载PDF
职称材料
题名
数字集成电路设计中的硬件加速验证技术
1
作者
胡力佳
马琪
徐向阳
机构
杭州电子科技大学微电子CAD研究所
杭州士兰微电子股份有限公司设计所
出处
《现代电子技术》
2007年第11期145-147,共3页
基金
浙江省重大科技攻关资助项目(2004C17002)
文摘
在芯片规模指数式上升和要求面市时间快速缩短的双重压力下,验证已成为数字集成电路设计的瓶颈。利用硬件加速验证技术能很好地解决这一问题。该文论述了硬件加速验证系统的工作原理和组成结构,通过与传统HDL仿真器的比较证明了其优势,并以Aldec公司硬件加速验证工具HES为例说明了硬件加速验证的验证流程。
关键词
验证
硬件加速验证技术
仿真器
数字集成电路设计
Keywords
verification
hardware - based H DL verification
simulator
digital IC design
分类号
TN43 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于EDA平台的数字集成电路快速成型系统的设计
被引量：
8
2
作者
陈玉洁
张春
机构
清华大学微电子所
出处
《实验技术与管理》
CAS
北大核心
2012年第9期101-102,107,共3页
文摘
基于EDA平台开发的数字集成电路快速成型系统,能够根据用户提交的设计源文件,实现数字集成电路的自动综合设计,快速得到不同工艺下芯片的实现结果,为用户的项目评估提供参考。介绍了数字集成电路快速成型系统的设计和实现。
关键词
数字集成电路设计
EDA
DC综合
Keywords
digital IC design
EDA
DC synthesis
分类号
TP302 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
一种面向PUF的模糊提取器设计与实现
被引量：
1
3
作者
宋敏特
侯凯
茹占强
王争光
宋贺伦
机构
中国科学技术大学纳米技术与纳米仿生学院
中国科学院苏州纳米技术与纳米仿生研究所
出处
《中国科学院大学学报（中英文）》
CSCD
北大核心
2024年第1期127-135,共9页
基金
纳米真空互联试验站(2018-000052-73-01-000356)
江苏省“六大人才高峰”高层次人才项目(XYDXX-211)资助。
文摘
基于SRAM等方案实现的物理不可克隆函数(PUF)易于受电压变化、热噪声等环境因素影响,存在可复现性较差的内在缺点,因此极大限制了其在密码和通信等领域的应用。借助BCH码的精确纠错译码特性,设计了一种具有大纠错容量的模糊提取器,用于实现SRAM原始数据的重建。搭载本设计的SRAM PUF芯片在华虹宏力0.11μm CMOS平台制造,模糊提取器部分消耗面积为306267μm 2,搭载的本源BCH码具有127 bit的码长和27 bit的纠错能力,满足PUF的实际应用需求。
关键词
物理不可克隆函数
BCH码
模糊提取器
数字集成电路设计
Keywords
physically unclonable function
BCH code
fuzzy extractor
digital IC design
分类号
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
数字集成电路设计中的硬件加速验证技术
胡力佳
马琪
徐向阳
《现代电子技术》
2007
0
在线阅读
下载PDF
职称材料
2
基于EDA平台的数字集成电路快速成型系统的设计
陈玉洁
张春
《实验技术与管理》
CAS
北大核心
2012
8
在线阅读
下载PDF
职称材料
3
一种面向PUF的模糊提取器设计与实现
宋敏特
侯凯
茹占强
王争光
宋贺伦
《中国科学院大学学报（中英文）》
CSCD
北大核心
2024
1
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
