检索结果-维普期刊中文期刊服务平台

基于FPGA/CPLD的占空比为1∶n的n分频器的设计被引量：4: 1; 作者何静李清峰《现代电子技术》 2006年第8期17-18,共2页; CPLD和FPGA都是可编程逻辑器件,利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL是目前应用最为广泛的硬件描述语言之一,可以用来进行各... 展开更多; 关键词 Verilog HDL CPLD/FPGA数字逻辑电路设计占空比 n分频器; 在线阅读下载PDF 职称材料

分频系数为半整数分频器的CPLD设计被引量：1: 2; 作者张宗玉宋云娴乔凤兰《现代电子技术》 2001年第1期63-64,共2页; 以分频系数为半整数分频器的设计为例，介绍了在ＭＡＸ＋ＰＬＵＳ Ⅱ开发平台下，利用ＶＨＤＬ硬件描述语言和原理图输入方式，设计数字逻辑电路的过程。; 关键词数字逻辑电路设计 CPLD 半整数分频器分频系统; 在线阅读下载PDF 职称材料

基于Multisim 11.0的PLD图形化仿真设计与应用: 3; 作者李北雁聂典《计算机应用与软件》 CSCD 2011年第8期295-300,共6页; 简要介绍CPLD/FPGA(Complex programmable Logic Device/Field programmable Gates Array)器件的特点和应用范围,并以数字钟设计为例,介绍了在Multisim 11.0开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法,突出Multisi... 展开更多; 关键词数字钟数字逻辑电路设计 NI Multisim11 VHDL QuartusⅡ; 在线阅读下载PDF 职称材料