-
题名一款结合数字校正技术的流水线ADC设计
被引量：1
- 1
-
-
作者
彭蓓
万培元
李浩
黄冠中
林平分
-
机构
北京工业大学计算机学院
北京工业大学电控学院
中国科学技术大学物理学院
-
出处
《半导体技术》
CAS
CSCD
北大核心
2011年第9期701-704,共4页
-
基金
北京市科委基金项目(D0304004040)
-
文摘
基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。
-
关键词
CMOS
数字校正技术
偏移双通道技术
流水线模数转换器
信噪失真比
-
Keywords
CMOS
digital calibration
offset split ADC calibration technique
pipelined ADC
signal-and-noise distortion ratio（SNDR）
-
分类号
TN792
[电子电信—电路与系统]
-
