期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到66篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的高分辨率数字时间转换器
1
作者 王伟 张瑞峰 《强激光与粒子束》 CAS CSCD 北大核心 2023年第3期155-163,共9页
针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检... 针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检测使时钟信号提前满足相位关系,以实现同时触发多个不同宽度脉冲信号的目的。详细阐述了DTC的实现原理和电路设计模块,并对其进行了仿真和现场可编程门阵列(FPGA)实现,同时对实现结果进行测试、分析和讨论。在Xilinx ARTIX-7 FPGA开发板上实现了第一个脉冲信号的分辨率为0.85 ps,微分非线性(DNL)和积分非线性(INL)分别为-1.255~1.166 LSB和-7.33~7.05 LSB。第二个脉冲信号分辨率为17.1131 ps,DNL和INL分别为-0.0987~0.105 LSB和-0.717~0.735 LSB,且在0~80℃的环境温度中依旧可以保证DTC的性能。结果表明此DTC具有实现简单、成本低,性能高效等优点。 展开更多
关键词 数字时间转换器 游标法 预相移 模式时钟管理器 同步触发
在线阅读 下载PDF
基于FPGA的高精度时间数字转换器设计与实现
2
作者 项圣文 包朝伟 +1 位作者 蒋伟 唐万韬 《电子与封装》 2025年第1期35-41,共7页
高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度,使用FPGA器件抽头延迟链实现高精度时间数字转换器(TDC),通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量,... 高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度,使用FPGA器件抽头延迟链实现高精度时间数字转换器(TDC),通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量,并提出一种使用锁相环(PLL)动态调相功能测量延迟链精度的方法,PLL调相精度为15.625 ps,通过多级延迟链级联取平均值的方式减小PLL调相精度引入的测量误差,最小测量误差为0.3125 ps。以紫光同创Logos2系列FPGA芯片实现TDC的设计,仿真验证和板级测试结果证明,使用50级延迟链能实现非完整时钟周期的测量,测量精度为71 ps,TDC时间间隔测量范围小于4.2950 ms。 展开更多
关键词 时间数字转换器 高精度 FPGA 进位链 抽头延迟线
在线阅读 下载PDF
基于环形游标时间数字转换器的编码转换电路
3
作者 费宏欣 刘海涛 +2 位作者 吴旭鹏 任静 方玉明 《固体电子学研究与进展》 CAS 2024年第3期234-238,共5页
基于应用在锁相环的环形游标时间数字转换器(Vernier ring time-to-digital converter,VRTDC),提出了一种温度计码编码转换电路,解决了VRTDC电路在小量程计数时输出电路无法输出准确的码值,导致时间间隔错误的输出量化问题。采用Cadence... 基于应用在锁相环的环形游标时间数字转换器(Vernier ring time-to-digital converter,VRTDC),提出了一种温度计码编码转换电路,解决了VRTDC电路在小量程计数时输出电路无法输出准确的码值,导致时间间隔错误的输出量化问题。采用Cadence Spectre仿真工具在标准180 nm CMOS混合信号工艺下对编码转换电路进行验证,验证结论表明该VRTDC可输出正确的编码值,有效分辨率可达10 ps、动态范围可达560 ns,且在测量范围内具有很好的线性度。 展开更多
关键词 编码转换电路 时间数字转换器 环形游标
在线阅读 下载PDF
基于新型时间放大器流水线时间数字转换器 被引量：1
4
作者 魏星 陈柱佳 +2 位作者 李威 黄志洪 杨海钢 《太赫兹科学与电子信息学报》 北大核心 2018年第1期164-169,共6页
针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用三级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0... 针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用三级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0.35μm标准CMOS工艺下完成整体流水线型TDC的设计,仿真结果显示,输入动态范围为6.11 ns,时间分辨力为13.1 ps,转换速率为50 MSamples/s。相比于传统基于脉冲序列时间放大器的TDC,转换速率提高19.5%,精确度提高33.7%。 展开更多
关键词 时间数字转换器 流水线 时间放大器 门控延时单元
在线阅读 下载PDF
16通道高分辨CAMAC时间数字转换器 被引量：1
5
作者 金革 佐佐木修 《核电子学与探测技术》 CAS CSCD 北大核心 1999年第3期192-196,共5页
介绍一种１６通道高分辨ＣＡＭＡＣ时间数字转换器组件，具有１２位动态范围，其最小时间分辨达２６ｐｓ，１６个通道的总变换时间仅１５μｓ。该组件采用ＣＯＭＭＯＮＳＴＡＲＴ模式，１６个独立的ＳＴＯＰ。该组件有两种读出方式：随... 介绍一种１６通道高分辨ＣＡＭＡＣ时间数字转换器组件，具有１２位动态范围，其最小时间分辨达２６ｐｓ，１６个通道的总变换时间仅１５μｓ。该组件采用ＣＯＭＭＯＮＳＴＡＲＴ模式，１６个独立的ＳＴＯＰ。该组件有两种读出方式：随机读出和稀疏扫描读出方式。为了简化设计，提高组件的可靠性，在组件中ＴＡＣ部分被设计成一个很小的模块，每个模块包含两路独立ＴＡＣ，组件中共使用了８个这样的ＴＡＣ模块。详细介绍了该１６通道高分辨ＣＡＭＡＣ时间数字转换器组件的原理。 展开更多
关键词 TDC CAMAC 分辨率 时间数字转换器 核物理
在线阅读 下载PDF
一种基于边沿切换技术的随机时间-数字转换器
6
作者 王子轩 蔡志匡 +2 位作者 胡善文 周波 杨恒新 《南京邮电大学学报（自然科学版）》 北大核心 2016年第5期90-95,共6页
提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13... 提出了一种基于边沿切换技术的随机时间-数字转换器(Stochastic Time-to-Digital Converter,STDC),相比传统STDC结构,基于边沿切换技术的STDC在实现相同分辨率的情况下可将功耗降低30%,具有高分辨率、低功耗、PVT抗性好的特点。采用0.13μm CMOS工艺流片验证,测试结果表明,采用边沿切换技术后,STDC可达到1 ps的高分辨率,功耗仅0.9 m W。此外,边沿切换技术还具有减少失配和降低闪烁噪声的效果。 展开更多
关键词 时间-数字转换器 随机时间-数字转换器 边沿切换技术 分辨率
在线阅读 下载PDF
一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环
7
作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报（自然科学版）》 北大核心 2017年第6期44-49,共6页
提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多
关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 全数字锁相环
在线阅读 下载PDF
应用于全数字锁相环的时间数字转换器设计 被引量：6
8
作者 张陆 张长春 +2 位作者 李卫 郭宇锋 方玉明 《南京邮电大学学报（自然科学版）》 北大核心 2014年第1期47-52,共6页
采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准... 采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围。该设计完成了RTL级建模、仿真、综合及布局布线等整个流程。仿真结果表明,该TDC电路工作正常,在1.8 V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255μm×265μm。 展开更多
关键词 专用集成电路 全数字锁相环 时间数字转换器 相位检测
在线阅读 下载PDF
一种使用增益校准技术的ΔΣ时间数字转换器 被引量：3
9
作者 谢润 刁盛锡 林福江 《微电子学与计算机》 CSCD 北大核心 2016年第11期137-141,共5页
提出了一种使用门控环形振荡器及级间增益误差校正技术的1-1MASH结构ΔΣ型TDC.该TDC使用两个GRO-TDC级联,实现二阶噪声整形.采用基于电荷泵的大增益时间放大器进行级间放大,进一步降低了TDC的量化噪声.使用一种级间增益校准技术校正时... 提出了一种使用门控环形振荡器及级间增益误差校正技术的1-1MASH结构ΔΣ型TDC.该TDC使用两个GRO-TDC级联,实现二阶噪声整形.采用基于电荷泵的大增益时间放大器进行级间放大,进一步降低了TDC的量化噪声.使用一种级间增益校准技术校正时间放大器增益误差与两级GRO的频率失配.该TDC在SMIC 40nm 1P8M CMOS工艺下设计和仿真,实现了宽带宽、高精度(低带内积分噪声)、大动态范围. 展开更多
关键词 时间数字转换器 时间放大器 ΔΣ调制器 多级噪声整形 门控振荡器
在线阅读 下载PDF
应用于时间数字转换器的补偿校准算法及电路 被引量：1
10
作者 赵捷 赵野 +3 位作者 童纪昀 王莎 张孟翟 赵发展 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2022年第12期1637-1642,共6页
文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process,voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、... 文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process,voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、锁频电路或基于统计方法学的复杂结构。基于该方法的TDC电路采用CMOS 0.110μm工艺设计实现,版图面积仅为380×140μm^(2),在1.2 V电源下功耗为4.2 mW。仿真结果表明:系统分辨率为104 ps,最大微分非线性(differential nonlinearity,DNL)和积分非线性(integral nonlinearity,INL)分别为0.3、2.5 LSB,证明依据该算法的TDC电路具有良好的时间精度和线性度。 展开更多
关键词 时间数字转换器(TDC) 相位内插 补偿校准 亚稳态 算法电路
在线阅读 下载PDF
基于高动态时间数字转换器的单光子探测器 被引量：1
11
作者 孙睿智 姜涛 +3 位作者 纪永成 常玉春 马成 王欣洋 《吉林大学学报（信息科学版）》 CAS 2018年第4期381-385,共5页
为测量光子的飞行时间,提高激光雷达测距的距离并保证最小时间分辨率稳定性的问题,设计了像素级高动态范围16 bit时间数字转换器。用其对光子的飞行时间进行测量,时间分辨率小于330 ps,并设计采用Xfab 0.18μm CMOS工艺进行流片验证,结... 为测量光子的飞行时间,提高激光雷达测距的距离并保证最小时间分辨率稳定性的问题,设计了像素级高动态范围16 bit时间数字转换器。用其对光子的飞行时间进行测量,时间分辨率小于330 ps,并设计采用Xfab 0.18μm CMOS工艺进行流片验证,结果表明,可探测距离达千米以上。 展开更多
关键词 单光子探测 光子的飞行时间 时间数字转换器
在线阅读 下载PDF
一种通用的时间数字转换器码密度校准信号产生方法及其实现 被引量：8
12
作者 李海涛 李斌康 +3 位作者 田耕 阮林波 赵前 吕宗璟 《电子与信息学报》 EI CSCD 北大核心 2021年第8期2121-2127,共7页
该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时... 该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit,LSB)为24.9 ps,微分非线性为(–0.84~3.1)LSB,积分非线性为(–5.0~2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。 展开更多
关键词 时间数字转换器 码密度校准 相干采样 TDC主时钟 校准信号
在线阅读 下载PDF
相控-延时链混合架构时间数字转换器
13
作者 李国梁 韩斌 +3 位作者 程阳 曹杰 鲍春 吴昊泽 《中国测试》 CAS 北大核心 2023年第6期130-136,共7页
高精度时间间隔测量过程中,为兼顾测量分辨和精度的同时,简化校准过程,提出一种混合架构的时间数字转换器(TDC)设计方法。该方法将相控时钟架构与抽头延时链(TDL)架构结合,利用不同相位的时钟对抽头延时链实现并行采样,一次测量过程中... 高精度时间间隔测量过程中,为兼顾测量分辨和精度的同时,简化校准过程,提出一种混合架构的时间数字转换器(TDC)设计方法。该方法将相控时钟架构与抽头延时链(TDL)架构结合,利用不同相位的时钟对抽头延时链实现并行采样,一次测量过程中可以得到多个测量值,最后利用多个测量值的均值表示测量结果。该方法在Kintex-7 FPGA上进行实验测试,结果表明在进行简单校准的情况下,仍然可以保持较高的测量分辨率和精度,从而证明提出方法的有效性与可行性。 展开更多
关键词 时间数字转换器 FPGA 延时链 相控时钟
在线阅读 下载PDF
基于时间累加器的二阶ΔΣ时间数字转换器
14
作者 赵磊 张锋 《电子技术应用》 北大核心 2017年第10期47-51,共5页
提出以一个可获得高的分辨率和宽的信号带宽的二阶ΔΣ时间数字转换器(TDC),TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC 28nm工艺设计,Spectre仿真结果表明,在1 M带宽内噪声底约为... 提出以一个可获得高的分辨率和宽的信号带宽的二阶ΔΣ时间数字转换器(TDC),TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC 28nm工艺设计,Spectre仿真结果表明,在1 M带宽内噪声底约为-82 d Bps^2/Hz,等效到50 Ms/s奈奎斯特率型TDC的分辨率约为2 ps,功耗取决于输入时间间隔,在测量间隔1ns时功耗约为1.19 mW。受到结构限制,这种类型时间数字转换器输入范围较小。 展开更多
关键词 时间数字转换器 时间累加器 噪声整形 时间域
在线阅读 下载PDF
一种使用时间斜移整形技术的ΔΣ时间数字转换器
15
作者 韩威力 林福江 《微电子学与计算机》 CSCD 北大核心 2017年第11期43-47,共5页
本文提出了一种使用门控环形振荡器及时间斜移整形技术的2-0级联结构的ΔΣ型TDC.该TDC使用了一个环形DTC和基于时间寄存器的时域加法器,DTC通过与GRO-TDC共享量化器从而无需校准并且降低了功耗.通过将GRO量化器的输出分割为MSB和LSB部... 本文提出了一种使用门控环形振荡器及时间斜移整形技术的2-0级联结构的ΔΣ型TDC.该TDC使用了一个环形DTC和基于时间寄存器的时域加法器,DTC通过与GRO-TDC共享量化器从而无需校准并且降低了功耗.通过将GRO量化器的输出分割为MSB和LSB部分,环形DTC的精度要求被进一步降低.利用该时间斜移整形技术,GRO的时间斜移误差被一阶整形,同时死区效应被解决.与此同时,实现了量化噪声的二阶整形.该项技术易于在宽带和低功耗方面得到应用. 展开更多
关键词 时间数字转换器 时间斜移 门控振荡器 ΔΣ调制器 噪声整形
在线阅读 下载PDF
一种增益可编程的时间数字转换器
16
作者 武建平 丁浩 《工程技术研究》 2020年第6期278-280,共3页
提出了一种增益可编程时间放大器结构。采用并行输入、串行输出结构,将TDC(Time-to-Digital Converter,时间数字控制器)每级START与STOP信号异或操作并送至可编程增益时间放大器(Programmable Gain Time Amplifier,PGTA),通过数字控制... 提出了一种增益可编程时间放大器结构。采用并行输入、串行输出结构,将TDC(Time-to-Digital Converter,时间数字控制器)每级START与STOP信号异或操作并送至可编程增益时间放大器(Programmable Gain Time Amplifier,PGTA),通过数字控制部分控制PGTA增益N,TDC跳变点靠前时,将跳变点之后的N级异或门输出做累加;TDC跳变点靠后时,将跳变点之前的N级异或门输出做累加,实现时间放大功能且增益可编程、高线性度的PGTA。PGTA增益误差通过补偿器来补偿。TSMC 130nm流片验证结果显示:该TDC具有高分辨率、高线性度且增益可编程。 展开更多
关键词 时间数字转换器 时间放大器 高精度时间数字转换器
在线阅读 下载PDF
应用于全数字锁相环的时间数字转换器设计 被引量：1
17
作者 孙浩瀚 《数字通信世界》 2020年第1期226-226,共1页
本文将会依据全数字锁相环对时间数字转换器进行设计,其中,全数字锁相环具有粗量化和细量化的不同工作模式。本文旨在提升TDC在细量化工作模式中的测量精度,通过新型的比较器以及解除SR触发器对工作状态的制约关系以达到此目的。最后的... 本文将会依据全数字锁相环对时间数字转换器进行设计,其中,全数字锁相环具有粗量化和细量化的不同工作模式。本文旨在提升TDC在细量化工作模式中的测量精度,通过新型的比较器以及解除SR触发器对工作状态的制约关系以达到此目的。最后的仿真结果表明,TDC在粗量化工作模式下能对测量单位能够精确到25纳秒,而细量化工作模式下能够将分辨率降为以皮秒为单位的计量精度。 展开更多
关键词 时间数字转换器 TDC 全数字锁相环
在线阅读 下载PDF
一种基于可编程流水线型时间-数字转换器的全数字锁相环
18
作者 王鑫 施明旻 +4 位作者 张文京 戴家豪 吴越 王子轩 郭宇锋 《固体电子学研究与进展》 CAS 北大核心 2020年第4期280-286,共7页
提出了一种基于可编程流水线型时间-数字转换器的全数字锁相环。时间-数字转换器使用可编程增益时间放大器实现两级时间量化。补偿器用于校正可编程增益时间放大器的增益误差。低压数控振荡器使用电流复用结构来降低功耗,并使用桥接电... 提出了一种基于可编程流水线型时间-数字转换器的全数字锁相环。时间-数字转换器使用可编程增益时间放大器实现两级时间量化。补偿器用于校正可编程增益时间放大器的增益误差。低压数控振荡器使用电流复用结构来降低功耗,并使用桥接电容技术来提高频率分辨率。该全数字锁相环采用65 nm CMOS技术进行制造,测量结果表明,带内和带外相位噪声分别为-90 dBc/Hz@10 kHz偏移和-130 dBc/Hz@1 MHz偏移。RMS和峰峰值抖动分别为1.24 ps和8.65 ps。 展开更多
关键词 全数字锁相环 时间-数字转换器 可编程增益时间放大器 电流复用
在线阅读 下载PDF
基于时间数字转换技术的MSK解调器设计 被引量：3
19
作者 韩爽 万美琳 +2 位作者 李聪 戴葵 邹雪城 《微电子学与计算机》 CSCD 北大核心 2015年第8期82-87,92,共7页
采用时间数字转换技术(Time-to-Digital Converter,TDC),设计实现了一种新型符合IEEE 802.15.4标准的MSK解调器.该解调器由限幅放大器、时间数字转换器和数据恢复电路组成,解调器的输入信号被限幅放大器放大至轨到轨,经过TDC过零检测以... 采用时间数字转换技术(Time-to-Digital Converter,TDC),设计实现了一种新型符合IEEE 802.15.4标准的MSK解调器.该解调器由限幅放大器、时间数字转换器和数据恢复电路组成,解调器的输入信号被限幅放大器放大至轨到轨,经过TDC过零检测以提取信号的频率信息,并将其转换为二进制码,提供给数据恢复电路处理,恢复出原始发射数据.对解调器进行了理论建模,分析系统性能的影响因素.该解调器基于TSMC 0.18μm CMOS工艺设计,版图面积仅为0.1mm2.理论模型和实际电路的仿真结果同时表明,提出的解调器在误包率(Packet Error Rate,PER)低于1%时所需的信噪比仅为8.7dB,且功耗小于1mW,满足低成本低功耗的设计要求. 展开更多
关键词 时间数字转换器 IEEE 802.15.4 MSK解调器
在线阅读 下载PDF
ams公司新的高分辨率时间-数字转换器提供更好的物体检测并免去了激光雷达
20
作者 戴朝典 《汽车电器》 2017年第3期17-17,共1页
ams公司，一家高性能传感器解决方案和模拟IC的领先供应商推出了一款其市场领先的时间-数字转换器（TDC）的能够提供更高速度和精度并且与低的功率消耗相结合的新版本，该新的TDC-GPX2还配备了标准低电压差分信号（LVDS）和串行外围接口... ams公司，一家高性能传感器解决方案和模拟IC的领先供应商推出了一款其市场领先的时间-数字转换器（TDC）的能够提供更高速度和精度并且与低的功率消耗相结合的新版本，该新的TDC-GPX2还配备了标准低电压差分信号（LVDS）和串行外围接口（SPI）和一个更小的9mm×9mm的QFN64封装。 展开更多
关键词 时间-数字转换器 AMS 激光雷达 物体检测 高分辨率 低电压差分信号 串行外围接口 功率消耗
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部