期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于DPLL同步的高频降压型DC-DC转换器设计
被引量：
1
1
作者
穆念强
《实验技术与管理》
CAS
北大核心
2013年第11期98-101,106,共5页
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环(DPLL)实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率,使用数字控制延迟线(DCDL)补偿占空比变化对转换器开...
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环(DPLL)实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率,使用数字控制延迟线(DCDL)补偿占空比变化对转换器开关频率的影响,消除了开关频率对转换器输出电压的依赖性,有效解决了转换器的稳定性与快速阶跃响应的矛盾,转换效率、纹波等性能优越。
展开更多
关键词
DC-DC转换器
数字
锁相环
数字控制延迟线
在线阅读
下载PDF
职称材料
题名
基于DPLL同步的高频降压型DC-DC转换器设计
被引量：
1
1
作者
穆念强
机构
山东铝业职业学院电气工程系
出处
《实验技术与管理》
CAS
北大核心
2013年第11期98-101,106,共5页
文摘
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环(DPLL)实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率,使用数字控制延迟线(DCDL)补偿占空比变化对转换器开关频率的影响,消除了开关频率对转换器输出电压的依赖性,有效解决了转换器的稳定性与快速阶跃响应的矛盾,转换效率、纹波等性能优越。
关键词
DC-DC转换器
数字
锁相环
数字控制延迟线
Keywords
DC-DC converter
digital phase-locked loop
digital control delay line
分类号
TM464 [电气工程—电器]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于DPLL同步的高频降压型DC-DC转换器设计
穆念强
《实验技术与管理》
CAS
北大核心
2013
1
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
